[发明专利]通孔刻蚀方法

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种通孔刻蚀方法。

背景技术

随着集成电路向深亚微米尺寸发展，器件的密集程度和工艺的复杂程度不断增加，对工艺过程的严格控制变得更为重要。其中，通孔作为多层金属层间互连以及器件有源区与外界电路之间连接的通道，由于其在器件结构组成中具有重要作用，使得通孔刻蚀的控制工艺逐渐引起本领域技术人员的重视。

传统的通孔刻蚀方法通常选用在半导体基底上沉积介质层后形成通孔图形并刻蚀通孔，当前业界对通孔刻蚀方法的研究多集中在此类刻蚀中，申请号为200410053418.5、200410053419.x及200510124653.1的中国专利申请中均提供了一种此类通孔刻蚀方法，但是，应用此类方法刻蚀通孔时，选用的刻蚀气体对介质层材料与半导体基底材料的刻蚀选择比难以控制，由此，发展出了利用易于控制其与半导体基底材料的刻蚀选择比的牺牲层，借以预先形成有牺牲层材料填充的通孔图形，继而刻蚀通孔图形内的牺牲层材料以形成通孔的通孔刻蚀方法。

图1为说明现有技术中的通孔刻蚀方法的流程图，如图1所示，当前的通孔刻蚀步骤包括：

步骤100：形成通孔刻蚀基底；

步骤101：在通孔刻蚀基底上沉积牺牲层，此牺牲层填充通孔刻蚀基底内线缝；

步骤102：刻蚀牺牲层；

步骤103：沉积通孔侧壁层，此通孔侧壁层覆盖牺牲层及通孔刻蚀基底；

步骤104：在通孔侧壁层上沉积介质层；

步骤105：去除覆盖牺牲层上表面的介质层和通孔侧壁层；

步骤106：去除牺牲层，形成通孔。

然而，在现有的通孔刻蚀工艺中，经常产生通孔刻蚀开路缺陷，即通孔侧壁层内的牺牲层未被完全去除，导致金属层间的互连或器件有源区与外界电路之间连接的通道受阻，最终影响器件性能。

研究发现，所述通孔刻蚀开路缺陷的产生是由于随着器件尺寸的小型化发展，器件内线缝的尺寸逐渐减小，使得沉积工艺的工艺窗口逐渐降低，导致在通孔刻蚀基底上沉积牺牲层时，在通孔刻蚀基底内线缝间形成牺牲层填充孔洞，致使在刻蚀牺牲层后沉积通孔侧壁层时，通孔侧壁层材料进入该牺牲层内孔洞，由于牺牲层材料为硅，而通孔侧壁层材料通常包含硅的氧化物及/或氮氧化物，使得在后续去除牺牲层以形成通孔的步骤中，此填充牺牲层内孔洞的通孔侧壁层材料将作为位于其下方的牺牲层材料的刻蚀阻挡层，使得利用预定条件无法完全刻蚀位于填充牺牲层内孔洞的通孔侧壁层材料下方的牺牲层材料，继而形成通孔刻蚀开路，造成通孔刻蚀缺陷。

由此，如何抑制通孔侧壁层材料对牺牲层内孔洞的填充，以去除通孔刻蚀开路缺陷成为本领域技术人员亟待解决的主要问题。

发明内容

本发明提供了一种通孔刻蚀方法，可抑制通孔侧壁层材料对牺牲层内孔洞的填充。

本发明提供的一种通孔刻蚀方法，包括：

在半导体衬底上形成通孔刻蚀基底；

在所述通孔刻蚀基底上沉积牺牲层；

刻蚀所述牺牲层；

沉积填充层，所述填充层覆盖牺牲层及所述通孔刻蚀基底；

执行一热氧化或氮氧化制程；

在热氧化或氮氧化后的所述填充层上沉积介质层；

去除覆盖牺牲层上表面的所述介质层和热氧化或氮氧化后的所述填充层；

刻蚀牺牲层，形成通孔。

所述牺牲层材料包含多晶硅及/或非晶硅；所述填充层材料包含多晶硅及/或非晶硅；所述填充层材料与所述牺牲层材料相同。

本发明提供的一种通孔刻蚀方法，包括：

在半导体衬底上形成通孔刻蚀基底；

在所述通孔刻蚀基底上沉积牺牲层；

刻蚀所述牺牲层；

沉积填充层，所述填充层覆盖牺牲层及所述通孔刻蚀基底；

执行一热氧化或氮氧化制程；

在热氧化或氮氧化后的所述填充层上沉积阻挡层；

在所述阻挡层上沉积介质层；

去除覆盖牺牲层上表面的所述介质层、阻挡层和热氧化或氮氧化后的所述填充层；

刻蚀牺牲层，形成通孔。

所述牺牲层材料包含多晶硅及/或非晶硅；所述填充层材料包含多晶硅及/或非晶硅；所述填充层材料与所述牺牲层材料相同；所述阻挡层材料为氮化硅。

本发明提供的一种通孔刻蚀方法，包括：

在半导体衬底上形成通孔刻蚀基底；

在所述通孔刻蚀基底上沉积牺牲层；

刻蚀所述牺牲层；

沉积填充层，所述填充层覆盖牺牲层及所述通孔刻蚀基底；

执行一热氧化制程；

在热氧化后的所述填充层上沉积粘接层；