[发明专利]用于DRAM单元和外围晶体管的方法及所产生的结构

说明书

技术领域

本发明涉及集成电路及其用于制造半导体器件的处理。更具体而言，本发明提供了一种用于制造通常称为DRAM的动态随机存取存储器件的方法和结构。但是，应该认识到，本发明可具有更宽的应用范围。

背景技术

集成电路已从制造于单个硅芯片上的少数互连器件演变为上百万个器件。传统的集成电路提供的性能和复杂度已远远超出最初的想象。为了在复杂性和电路密度(即，能够封装在给定芯片面积上的器件的数目)上得到进一步的改善，最小的器件特征尺寸已随着每一代集成电路的出现而变得越来越小，所述最小的器件特征尺寸亦称为器件“几何”。

增大的电路密度不仅提高了集成电路的复杂度和性能，还为消费者提供了更低成本的部件。集成电路或芯片制造设施可花费数亿或甚至数十亿美元。每个制造设施会具有特定的晶片生产量，并且每个晶片上会具有特定数目的集成电路。因而，通过使集成电路中的各个器件更小，可在每个晶片上制造更多的器件，从而增加制造设施的产出。由于集成电路制造中所使用的每个工艺都存在局限性，因此使器件更小是极具挑战性的。也就是说，给定的工艺一般仅在特定的特征尺寸起作用，这样就需要要么改变该工艺，要么改变器件布局。另外，由于器件要求越来越快的设计，因此，工艺的局限性与特定的传统工艺和材料并存。

这种工艺的一个实例是制造用于动态随机存取存储器件的单元区。除了别的以外，这种工艺还包括例如用于基于堆的电容器和基于沟槽的电容器中的存储器阵列的工艺。虽然已有了显著的改进，但这样的设计仍有许多局限性。仅举例来说，这些设计必须变得越来越小，同时仍提供有效的器件可靠性和可操作性。另外，这些传统的单元区常常难以制造，并且通常要求复杂的制造工艺和结构。随着设计越来越小，各晶体管栅结构之间的间隙填充变得愈加困难。在本说明书中，将在下文更具体地描述这些和其它局限。

如上所述，可以看出，需要一种用于处理半导体器件的改进的技术。

发明内容

根据本发明，提供了用于制造半导体器件的处理集成电路的技术。更具体而言，本发明提供了一种用于制造通常称为DRAM的动态随机存取存储器件的方法和结构。但是，应该认识到，本发明具有更宽的应用范围。

在一个特定实施例中，本发明提供了一种用于制造例如动态随机存取存储器单元的DRAM单元的方法。该方法包括提供半导体衬底，例如硅晶片。该方法包括形成例如在尺度上宽度为0.14微米和更小的多个NMOS晶体管栅结构。NMOS栅结构中的每个包括NMOS源区和NMOS漏区。该方法包括形成多个PMOS栅结构。PMOS栅结构中的每个包括PMOS源区和PMOS漏区。NMOS栅结构形成在P型阱区上，而PMOS栅结构形成在N型阱区上。该方法包括在NMOS栅结构中的每个上面、在PMOS栅结构中的每个上面、在每个PMOS栅结构的PMOS源区和PMOS漏区上面、以及在每个NMOS栅结构的NMOS源区和NMOS漏区上面形成毯式氮化物层。该氮化物层在每个NMOS栅结构上并在每个PMOS栅结构上形成侧壁间隔物。该方法在氮化物层上面形成毯式氧化物层。毯式氧化物层覆盖整个氮化物层。该方法去除每个PMOS栅结构的PMOS源区和PMOS栅区上的氮化物层上面的、以及每个NMOS栅结构的NMOS源区和NMOS栅区上的氮化物层上面的氧化物层的部分，以在NMOS栅结构和PMOS栅结构中的每个上形成氧化物间隔物。该方法使用第一掩模结构在P型阱区上的NMOS栅结构上面形成第一保护层。该方法使用至少NMOS栅结构和PMOS栅结构中的每个上的氧化物间隔物作为阻挡结构，将P型杂质注入与每个PMOS栅结构关联的PMOS源区和PMOS漏区中。去除NMOS栅结构上面的第一保护层。该方法使用第二掩模结构在N型阱区上的PMOS栅结构上面形成第二保护层。该方法将N型杂质注入至每个NMOS晶体管中的NMOS源区和NMOS漏区中。该方法选择性地去除氧化物间隔物，同时暴露氮化物层，以将NMOS栅结构中的两个或更多个之间的间隔增大至预定宽度。形成了间层电介质层，所述间层电介质层在栅结构中的每个上面、同时填充NMOS栅结构中的两个或更多个之间的间隙。优选地，该方法对间层电介质层执行蒸汽退火，以完成间层电介质层，使其中没有任何间隙。