[发明专利]可堆叠式半导体封装结构

说明书

技术领域

本发明涉及一种可堆叠式半导体封装结构，特别是一种具有支撑胶体的可堆叠式半导体封装结构。

背景技术

请参考图1，显示现有可堆叠式半导体封装结构的剖视示意图。现有可堆叠式半导体封装结构1包括第一基板11、芯片12、第二基板13、复数条导线14及封胶材料15。第一基板11具有第一表面111及第二表面112。芯片12以覆晶方式附着至第一基板11的第一表面111上。第二基板13利用黏胶层16黏附在芯片12上，第二基板13具有第一表面131及第二表面132，其中第一表面131上具有复数个第一焊垫133及复数个第二焊垫134。第二基板13的面积以俯视观之会大于芯片12的面积，而使得第二基板13有些部分会延伸于芯片12之外，而形成悬空部分。

导线14电连接第二基板13的第一焊垫133至第一基板11的第一表面111。封胶材料15包覆第一基板11的第一表面111、芯片12、导线14及部分第二基板13，且暴露出第二基板13的第一表面131上的第二焊垫134，而形成封胶开口(Mold Area Opening)17。在通常情况下，现有可堆叠式半导体封装结构1可以再迭放另一封装结构18或其它元件于封胶开口17，其中封装结构18的焊球181电连接第二基板13的第二焊垫134。

现有可堆叠式半导体封装结构1的缺点如下。首先，由于第二基板13会有悬空部分，第一焊垫133位于芯片12相对位置的外围(即悬空部分)，且第一焊垫133与芯片12的边缘的相对位置间的距离定义为悬空长度L1，经实验显示当悬空长度L1大于第二基板13的厚度T1三倍以上的情况下，在打线(Wire Bonding)作业时，悬空部分会有摇晃或是震荡的情况，而不利于进行打线作业。更甚者，当打线作业时，第二基板13受到向下应力太大时，会造成第二基板13破裂(crack)。其次，由于会有上述摇晃、震荡或是破裂的情况，因此悬空部分不能太长，使得第二基板13的面积受到限制，因而限制于封胶开口17暴露出第二基板13的第一表面131上的第二焊垫134的布局空间。最后，为了减少上述摇晃、震荡或破裂的情况，第二基板13的厚度不可太薄，因此无法有效降低现有可堆叠式半导体封装结构1的整体厚度。

因此，有必要提供一种创新且具有进步性的可堆叠式半导体封装结构，以解决上述问题。

发明内容

本发明的主要目的在于提供一种可堆叠式半导体封装结构，以解决上述问题。

为实现所述之目的，本发明包括：第一基板、半导体元件、第二基板、复数条第一导线、支撑胶体及第一封胶材料。第一基板具有第一表面及第二表面。半导体元件位于第一基板的第一表面，且电连接至第一基板的第一表面。第二基板位于半导体元件上方，第二基板具有第一表面及第二表面，第二基板的第一表面上具有复数个第一焊垫及复数个第二焊垫，第二基板的面积大于半导体元件的面积，而形成悬空部分。第一导线电连接第二基板的第一焊垫至第一基板的第一表面。支撑胶体位于第一基板的第一表面及第二基板的第二表面间，以支撑第二基板。第一封胶材料包覆第一基板的第一表面、半导体元件、第一导线、支撑胶体及部分第二基板，且暴露出第二基板的第一表面上的第二焊垫。

本发明提供之一种可堆叠式半导体封装结构，在打线作业时，第二基板的悬空部分不会有摇晃、震荡或是破裂的情况，而且第二基板的面积可以加大，以放置更多元件，此外，第二基板的厚度可以减小，进而降低可堆叠式半导体封装结构整体的厚度。

本发明之目的特征及优点将以实施例结合附图进行详细说明。

附图说明

图1为现有可堆叠式半导体封装结构的剖视示意图；

图2为本发明可堆叠式半导体封装结构的第一实施例的剖视示意图；

图3为图2的可堆叠式半导体封装结构在忽略第一封胶材料的情况下的俯视示意图；

图4为沿着图3的线4-4的剖视示意图；

图5为本发明可堆叠式半导体封装结构的第二实施例的剖视示意图；

图6为本发明可堆叠式半导体封装结构的第三实施例的剖视示意图。

具体实施方式