[发明专利]动态随机存取存储器的位线预充电压产生器

说明书

技术领域

本发明是关于一种动态随机存取存储器(DRAM)位线预充电压产生器，且更特定言之，是关于一种使用其输出信号的反馈的DRAM位线预充电压产生器。

背景技术

DRAM需要高度稳定的位线预充电压来满足对长的复新循环的需求，因此，位线预充电压产生器必须展现容易稳定及低输出阻抗的特征。一般而言，DRAM位线预充电压产生器施加预充电压至半导体装置的位线时，该预充电压具有对应于供应电压的一半的值，(V_cc-V_ss)/2(参考图1)。

在美国专利第5,255,232号(下文称为′232)中，揭示一种DRAM位线预充电压产生器。图1显示′232中的DRAM预充电压产生器1的电路图。预充电压产生器1包含：第一分压器10，其用于产生第一分压信号V_D1及第二分压信号V_D2；及输出电路12，其用于响应于该第一分压信号V_D1及该第二分压信号V_D2而产生预充电压V_pre。

该第一分压器10包含连接于供应电压源V_cc与第一节点S1之间的第一PMOS晶体管M1、连接于第一节点S1与第二节点S2之间的第一NMOS晶体管M2、连接于第二节点S2与第三节点S3之间的第二PMOS晶体管M3，及连接于第三节点S3与接地电压源V_ss之间的第二NMOS晶体管M4。第一PMOS晶体管M1的栅极连接至接地电压源V_ss，且因此第一PMOS晶体管M1用作具有固定电阻值的固定电阻。又，第二NMOS晶体管M4的栅极连接至供应电压源V_cc，且因此第二NMOS晶体管M4用作具有固定电阻值的固定电阻。第一PMOS晶体管M1及第二NMOS晶体管M4的大小可确定输出节点S4处的电压，且限制经由第一分压器10自供应电压源V_cc流动至接地电压源V_ss的电流。另一方面，第一NMOS晶体管M2的栅极连接至其漏极，且因此第一NMOS晶体管M2用作主动式电阻(active resistor)，该主动式电阻的电阻值随来自供应电压源V_cc的供应电压(亦即，V_cc-V_ss)的电平的增大而减小。又，第二PMOS晶体管M3的栅极连接至其漏极，且因此第二PMOS晶体管M3用作主动式电阻，该主动式电阻的电阻值随来自供应电压源V_cc的供应电压的电平的增大而增大。

输出电路12包含连接于供应电压源V_cc与输出节点S4之间的第三NMOS晶体管M5，及连接于输出节点S4与接地电压源V_ss之间的第三PMOS晶体管M6。第三NMOS晶体管M5的栅极接收来自第一节点S1的第一分压信号V_D1，且第三PMOS晶体管M6的栅极接收第三节点S3的第二分压信号V_D2。第三NMOS晶体管M5具有随第一分压信号V_D1的电平的减小而逐渐增大的电阻。相反地，第三PMOS晶体管M6具有随第二分压信号V_D2的电平的减小而减小的电阻。若第一PMOS晶体管M1及第二NMOS晶体管M4的电阻足够大且等效，则第二节点S2的电压为一半的V_cc电压。一般而言，第一NMOS晶体管M2及第二PMOS晶体管M3的大小分别类似于第三NMOS晶体管M5及第三PMOS晶体管M6的大小。当操作时，第一节点S1的电压等于第二节点S2的电压加上第一NMOS晶体管M2的临限值电压V_th2。当输出节点S4处的预充电压V_pre自一半的V_cc电压降落时，第三NMOS晶体管M5的栅极-源极电压增大且大于第一NMOS晶体管M2的临限值电压，且接着第三NMOS晶体管M5接通以增大预充电压V_pre。第二PMOS晶体管M3与第三PMOS晶体管M6之间的操作类似于第一NMOS晶体管M2与第三NMOS晶体管M5之间的操作，因此不再赘述。