[发明专利]芯片嵌埋式封装结构

说明书

技术领域

本发明涉及一种芯片嵌埋式封装结构，特别涉及一种嵌埋半导体芯片并使其直接向外作电性延伸的封装结构。

背景技术

随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装形式，传统半导体装置主要是在一封装基板(package substrate)或导线架上先装置一例如集成电路的半导体组件，再将半导体组件电性连接在该封装基板或导线架上，接着以胶体进行封装。其中球栅阵列(Ball grid array，BGA)为一种先进的半导体封装技术，其特点在于采用一封装基板来安置半导体组件，并利用自动对位(Self-alignment)技术以于该封装基板背面植置多数个成栅状阵列排列的锡球(Solder ball)，使相同单位面积的半导体组件承载件上可以容纳更多输入/输出连接端(I/O connection)以符合高度集成化(Integration)的半导体芯片的需要，以通过此些锡球将整个封装单元焊结并电性连接至外部装置。

但是传统半导体封装结构是将半导体组件一个接一个的黏贴于基板顶面，进行打线接合(wire bonding)或覆晶接合(Flip chip)封装，再于基板的背面植以锡球以进行电性连接，如此，虽可达到高脚数的目的，但由于半导体组件的面积及体积限制使得基板表面布线难度增加，以及由于该些半导体组件全部分布于基板表面，因而不利于半导体组件封装结构尺寸的缩小及性能的提高。

此外，一般半导体组件的制造方法，首先是由芯片承载件制造工程师生产适用于该半导体组件的芯片承载件，如基板或导线架，之后，再将该些芯片承载件交由半导体封装工程师进行置晶、模压、以及植球等制造方法，最后，方可完成客户端所需的电子功能的半导体组件。其间涉及不同制造方法(即包含有芯片承载件制造作业与半导体封装作业)，因此在实际制造过程中不仅步骤烦琐且不易界面整合，况且，若客户端欲进行变更功能设计时，其牵涉变更与整合层面更是复杂，也不符合需求变更弹性与经济效益。

还有，随着电子产业的蓬勃发展，电子产品亦逐渐迈入多功能、高性能的研发方向。为满足半导体封装件高集成度(Integration)以及微型化(Miniaturization)的封装需求，半导体芯片于运作时所产生的热量将明显增加，如不及时将半导体芯片产生的热量有效分散，将严重缩短半导体芯片的性能及寿命。

为此，继而有业界提出将半导体组件埋入基板的作法。如图1所示，为现有的半导体组件埋入基板的封装结构的剖面示意图。如图所示，该封装结构包括一散热板12，且该散热板12中形成有一开口120；一半导体芯片13，其接置于该散热板12上并收纳于该散热板开口120中，且该半导体芯片上具有多个电极垫130；绝缘层14形成于该散热板12及该半导体芯片13上；以及线路层15，形成于该绝缘层14上，且该线路层15能通过形成于该绝缘层14中的导电盲孔150而电性连接至该半导体芯片13的电极垫130。

该芯片埋入基板的封装结构虽可解决上述现有技术的缺陷，然而，由于散热板12、绝缘层14的热膨胀系数(Coefficient of ThermalExpansion，CTE)差异大，此种基板结构在制造过程中的温度变化时(如基板烘烤(Baking)、后续热循环(Thermal Cycle)作业等环境时，各组成部件上分别产生不同的热应力(Thermal Stress))，易造成结构发生翘曲(Warpage)现象，严重时可能造成结构层间产生脱层，甚至挤压到半导体芯片，造成芯片破裂。但是增加散热板厚度以平衡温度变化时基板所受的热应力(Thermal Stress)能有效改善基板翘曲现象，但增设散热板厚度会明显增加封装结构成品的体积与厚度，并会导致制造方法成本的增加。

此外，上述的封装结构中所埋入的半导体芯片大多数为单一形式且尺寸相同，尚未形成多功能的模块架构，不符合现今电子产品发展趋势。此外，如果在该封装结构中埋入多种形式、尺寸不同的半导体组件以达成多功能的模块架构，由于所埋入的该些组件的尺寸不同，使得该些组件的电性连接表面不处于同一平面，导致埋设有该些原件的封装基板表面的绝缘层表面不平整，甚而影响于该绝缘层上进行后续细线路的制造质量。

因此，如何提出一种芯片嵌埋式封装结构，以克服现有半导体封装结构制造过程中结构发生翘曲、封装结构厚度、重量及成本增加、制造表面不平整、线路制造方法能力无法提升、界面整合不易、无法有效散热等问题实以成为目前本领域亟待攻克的技术问题。

发明内容