[发明专利]制造快闪存储器件的方法

说明书

技术领域

本发明一般涉及快闪存储器件，更具体而言，涉及制造快闪存储器件的方法，其中通过使用硬掩模层的线式双掩模法成方形接触孔，从而改善发生在触点之间的桥。

背景技术

在快闪存储器件漏极接触孔的形成方法中，如果利用光刻胶来实施采用具有低波长的ArF作为光源的曝光过程，以形成70nm或更小的微图案，则图案的接触边缘粗糙度降低。从而，当微图案形成时，图案之间的间隔物裕度减少，导致图案之间的桥。

更具体而言，因为布图设计上接触孔之间的间隔宽度小，当漏极接触孔形成时蚀刻的选择性降低。触点之间的区域被连接，因此坍塌，从而在触点之间产生桥。

在形成椭圆形漏极接触孔过程期间，由于曝光过程的特性，如果接触孔的尺寸设置较小以确保接触孔之间的间隔宽度，则增加长轴方向的接触孔尺寸以减少漏极选择线(DSL)和漏极选择线(DSL)之间的桥裕度。它减小接触孔的尺寸，并因而使得难于确保触点之间的桥裕度。

漏极触点之间桥的产生导致整列失效(global column failure)。因此，由一个漏极触点桥导致的产量损失非常高。

发明内容

因此，本发明解决以上问题，并且提供一种制造快闪存储器件的方法，其中通过使用硬掩膜层的线式双掩膜法形成方形接触孔，改善发生在触点之间的桥。

根据一方面，本发明提供一种制造快闪存储器件的方法，包括以下步骤：顺序在半导体衬底上形成蚀刻防止层、第一和第二层间绝缘层以及第一、第二和第三硬掩膜层，蚀刻第三硬掩膜层以暴露第二硬掩膜层上的部分区域，在整个表面形成线形的光刻胶图案，以使暴露的光刻胶图案比暴露第二硬掩膜层的区域更窄，接着利用光刻胶图案作为掩膜来蚀刻第二硬掩膜层，利用光刻胶图案作为掩膜来蚀刻第一硬掩膜层，接着使用保留的第三和第二硬掩膜层作为掩膜来蚀刻第二和第一层间绝缘层，从而形成方形的漏极接触孔，和使用保留的第二和第一硬掩膜层作为掩膜来蚀刻蚀刻防止层，由此曝光半导体衬底的预定区域和打开漏极接触孔。

附图说明

图1A和1B是顺序说明根据本发明实施方案的制造快闪存储器件方法的布置图。

图2A～2F是顺序说明根据本发明实施方案的制造快闪存储器件方法的截面图；和

图3是表示根据本发明的方形漏极触点和现有的圆形漏极触点比较的布置图。

具体实施方式

下文将参考附图来说明根据本发明的具体实施方案。

参考图1A和2A，在半导体衬底100上顺序形成蚀刻防止层102和第一层间绝缘层104，在该半导体衬底中形成有预定结构，如隔离层、栅极、隔离物、自对准接触(SAC)氮化物层等。然后实施化学机械抛光(CMP)。利用氮化物层可形成蚀刻防止层102，和利用高密度等离子体(HPD)氧化物层可形成第一层间绝缘层104。通过光和蚀刻工艺来蚀刻第一层间绝缘层104和蚀刻防止层102，形成源极接触孔(未显示)。

在整个表面上沉积第一多晶硅层，以使源极接触孔的被填充。抛光第一多晶硅层，以使第一层间绝缘层104暴露，从而形成源极接触塞。在整个表面上形成第二层间绝缘层106。利用HDP氧化物层或等离子体增强原硅酸四乙酯(PE-TEOS)可形成第二层间绝缘层106。

在第二层间绝缘层106上顺序形成第一硬掩膜层108、第二硬掩膜层110和第三硬掩膜层112。可形成厚度为的第二硬掩膜层110和可形成厚度为的第三硬掩膜层112。

在使用氮化硅系列形成第一硬掩膜层108的情况下，使用氧化硅系列形成第二硬掩膜层110，和使用多晶硅系列或氮化硅系列形成第三硬掩膜层112。在使用可灰化(ash able)的硬掩膜系列形成第一硬掩膜层108的情况下，使用SiOxNy形成第二硬掩膜层110，和使用多晶硅系列形成第三硬掩膜层112。

在整个表面上形成光刻胶层。然后实施曝光和显影过程以形成第一光刻胶图案114，使得第三硬掩膜层112的部分上表面被暴露。考虑到漏极选择线(DSL)之间的间隔以及曝光设备的覆盖裕度，可以确定当形成第一光刻胶图案114时使第三硬掩膜层112部分上表面暴露的区域。

利用第一光刻胶图案114作为掩膜来蚀刻第三硬掩膜层112。在第三硬掩膜层112的蚀刻过程期间，第二硬掩膜层110被用作蚀刻防止层。

参考图1B和2B，在第一光刻胶图案114形成的状态下，在整个表面上形成光刻胶层。然后实施曝光和显影过程以形成线式的第二光刻胶图案116，使得第二硬掩膜层110的部分层表面被暴露。