[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及半导体器件的制造方法，更具体涉及隔离沟槽可被完全间隙填充而没有空隙的半导体器件的制造方法。

背景技术

局部氧化隔离(LOCOS)和浅沟槽隔离(STI)是产生隔离结构的两种常用方法。随着半导体器件的集成度增大，形成隔离结构的过程更加困难，尤其是对于LOCOS法。因此，高度集成器件的隔离结构通过浅沟槽隔离(STI)法在半导体衬底中形成沟槽和填充沟槽的间隙来形成。

STI法可通过几种方法实现。以NAND快闪存储器件作为例子，方法之一是顺序蚀刻通道氧化物层、多晶硅层和硬掩模层以形成沟槽，随后通过间隙填充沟槽，而在整个表面上形成氧化物层。然而，高度集成器件具有深度比沟槽进口宽度深的沟槽，这使得难以间隙填充沟槽而不产生空隙。

在利用氧化物膜间隙填充沟槽时，沟槽开口具有快于沟槽底部的沉积速度。因此，产生悬垂(over-hang)现象，其中当沉积氧化物层时，堵塞沟槽进口。

用于解决该问题的沟槽间隙填充方法通常包括以下方法之一。第一方法涉及通过采用高密度等离子体(HDP)在沟槽中形成氧化物层，蚀刻形成在沟槽进口部分处的厚氧化物层，以防止产生空隙。第二方法涉及改变间隙填充材料，亦即使用电介质上旋涂(SOD)材料来间隙填充沟槽。

第一沟槽间隙填充方法可应用于90nm器件。然而，在应用于70nm器件时优点较少，这是因为必须重复实施的沉积、湿蚀刻和沉积增加了生产时间和成本。而且，该方法甚至更加难以应用于60nm器件。此外，存在由于使用氟(F)所引起的可靠性问题。也就是在使用氟(F)的间隙填充过程中，氟(F)会与通道氧化物结合，并且导致EOT(电氧化物厚度)增加和物理通道氧化物厚度增加。因而，快闪存储器的编程Vt和编程速度下降。

第二沟槽间隙填充方法在器件可靠性和材料成本方面同样存在问题，这是因为由所用的SOD材料类型所决定的单位成本增加所致。也就是由于在SOD材料中所含杂质，导致通道氧化物的质量会劣化。通常，根据所用SOD材料的体积，“循环Vt偏移”变大。

发明内容

因此，本发明寻求解决上述问题，并描述制造半导体器件的方法，其中可以通过采用抛光过程和低选择性湿蚀刻过程来间隙填充沟槽而不产生空隙。

根据本发明的一个方面，提供一种制造半导体器件的方法，包括以下步骤：在半导体衬底的预定区域中形成沟槽；在整个表面上顺序形成第一绝缘层和第二绝缘层，使沟槽被间隙填充；抛光第一和第二绝缘层，直至暴露半导体衬底的上表面；实施低选择性湿蚀刻过程，使得在剥离第二绝缘层的同时，部分第一绝缘层保留在沟槽的侧壁上；和在整个表面上形成第三绝缘层，使沟槽被间隙填充，由此形成隔离结构。

附图说明

图1A-1C是顺序显示来说明根据本发明实施方案制造半导体器件的方法的截面图。

具体实施方式

以下将参考附图说明根据本专利的各种实施方案。

参考图1A，在半导体衬底100上顺序形成通道氧化物层102、用于浮动栅极的多晶硅层104、缓冲层106和硬掩模层108。缓冲层106可以由氧化物层构成，硬掩模层108可以由氮化物层构成。硬掩模层108通过光刻过程被图案化。利用图案化的硬掩模层108作为掩模，顺序蚀刻缓冲层106、多晶硅层104、通道氧化物层102和半导体衬底100至预定深度，从而形成沟槽110。

参考图1B，在包括沟槽110的整个表面上形成第一绝缘层112。此时，第一绝缘层112可使用HDP氧化物层形成。当沟槽110被部分间隙填充时，在沟槽110的开口处发生悬空现象。

在整个表面上形成第二绝缘层114，使其完全间隙填充沟槽110。第二绝缘层114可使用玻璃上旋涂(SOG)、硼磷硅酸盐玻璃(BPSG)或O₃-TEOS(原硅酸四乙酯)形成。抛光第一和第二绝缘层112和114，直至暴露硬掩模层108的上表面。

参考图1C，通过低选择性湿蚀刻过程和干蚀刻过程剥离第二绝缘层114。第二绝缘层114：第一绝缘层112的蚀刻选择性可设定为2∶1-8∶1。当剥离第二绝缘层114时，部分第一绝缘层112保留在多晶硅层104的侧面上，同时消除在沟槽110开口处的悬空现象。

在整个表面上形成第三绝缘层116，使沟槽110被完全间隙填充。抛光第三绝缘层116，直至暴露硬掩模108的上表面，由此形成隔离结构118。第三绝缘层116可以由HDP氧化物层构成。由此，沟槽110被完全间隙填充而没有空隙。

如上所述，按照根据本发明制造半导体器件的方法，可以通过将廉价的SOG应用于工艺而降低成本。