[发明专利]通孔的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种通孔的形成方法。

背景技术

随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制作所需的互连线(Interconnect)。为了配合元件缩小后所增加的互连线需求，利用通孔实现的两层以上的多层金属互连线的设计，成为超大规模集成电路技术所必须采用的方法。

传统的金属互连是由铝金属制作实现的，但随着集成电路芯片中器件特征尺寸的不断缩小，金属连线中的电流密度不断增大，响应时间不断缩短，传统铝互连线已达到工艺极限。当工艺尺寸小于130nm以后，传统的铝互连线技术已逐渐被铜互连线技术所取代。与铝金属相比，铜金属的电阻率更低、电迁移寿命更长，利用铜工艺制作金属互连线可以降低互连线的RC延迟、改善电迁移等引起的可靠性问题。但是，采用铜工艺制作互连线也存在两个问题：一是铜的扩散速度较快，二是铜的刻蚀困难，因此，其所适用的工艺制作方法与铝工艺完全不同。

图1为说明现有的铜金属互连线制作方法的器件剖面示意图，如图1所示，铜金属互连线通常是利用大马士革的方法形成，首先，在衬底101上形成第一铜金属层102，然后，在该金属层102上沉积层间介电层103；接着，在该层间介电层103上光刻出通孔图案，并刻蚀形成通孔；再接着，为使填充的铜金属与通孔侧壁的介电层粘附性良好，同时，防止铜金属向介电层内扩散，在填充金属前先沉积一层粘附层104，该粘附层通常可由Ta/TaN组合物形成。然后，在通孔内形成铜的晶种层，再利用电镀的方法在通孔内填充铜金属105，并形成第二金属层。该种金属互连结构可以实现不同金属层之间的电连通，其形成质量对于电路的性能影响很大，直接会影响到电路的电特性、RC延迟、工作速度等多个性能参数。

影响多层金属互连线形成质量的重要因素之一是应力，在金属线上往往存在着应力梯度：由于金属与介电材料的热膨胀系数差异相当大，当多层金属互连线结构所处的环境的温度产生较大的变化时，金属互连线与层间介电层所受到的热应力差异也会较大，结果使得多层金属互连线结构内产生所谓的应力迁移，导致元件的使用寿命变短。

为解决这一应力迁移现象引起的金属互连线结构形成质量变差的问题，申请号为200420118360.3的中国专利申请公开了一种降低应力迁移的多层金属互连线的布局，其在金属层上设置介电沟槽，避免了因热应力而导致的在通孔内的介电层与金属层之间产生裂缝，甚至造成电路断路的问题，提高了产品的可靠性。

但是，除上述因金属与介电材料热膨胀系数不同引起的应力外，还有其他原因会在金属互连线上产生应力：制作层间的金属内连线时，在通孔的底部形成的粘附层表现为压应力，而填充的金属表现为张应力，这就使得在上、下两层金属相连的粘附层处具有较大的应力。因此，在高温下，铜金属内的晶格缺陷会向应力小的地方迁移，结果导致位于通孔下方的两层金属的交接处的金属出现了空洞(SIV，Stress inducedvoid)，这一SIV的出现会导致金属互连结构在高温下的热稳定性及可靠性下降，寿命缩短。

图2为说明现有的铜金属互连线在高温处理后的器件剖面示意图，如图2所示，经过高温处理后，在通孔的底部--上、下两层铜金属的交界处，产生了空洞201，该SIV的出现，会导致两层金属连接间的接触电阻值上升，表现为金属互连线的热稳定性和可靠性较差，寿命较短。

发明内容

本发明提供一种通孔的形成方法，该方法改善了上、下两层金属间的连接质量，可以提高金属互连线结构的热稳定性和可靠性。

本发明提供的一种通孔的形成方法，包括步骤：

提供表面具有第一金属层的衬底；

在所述衬底上沉积介电层，并在所述介电层上形成通孔开口，且所述通孔开口的底部与所述第一金属层相连；

在所述介电层上和所述通孔开口的侧壁及底部沉积具有第一厚度的粘附层；

利用等离子体轰击去除所述通孔开口底部的粘附层；

沉积具有第二厚度的粘附层，且所述第二厚度小于所述第一厚度；

在所述介电层上和通孔开口内形成第二金属层。

其中，所述第一厚度在100至300之间，所述第二厚度在30至80之间。

其中，所述粘附层由物理气相沉积方法形成。

其中，所述第一、第二金属层为铜金属，所述粘附层为Ta/TaN。

另外，在沉积具有第二厚度的粘附层后，填充金属前，还可以包括步骤：