[发明专利]0.35微米HV－BICMOS制造工艺有效
| 申请号： | 200610148785.2 | 申请日： | 2006-12-30 |
| 公开（公告）号： | CN101211830A | 公开（公告）日： | 2008-07-02 |
| 发明（设计）人： | 邵华;乔琼华 | 申请（专利权）人： | 上海先进半导体制造股份有限公司 |
| 主分类号： | H01L21/822 | 分类号： | H01L21/822 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 王月珍 |
| 地址： | 20023*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 0.35 微米 hv bicmos 制造 工艺 | ||
1.一种0.35微米HV-BICMOS制造工艺，包括CMOS工艺步骤，其特征在于，还包括在CMOS的P阱外形成一个N型埋层及N型深阱的步骤。
2.如权利要求1所述的制造工艺，其特征在于，
所述制造工艺提供一MV/HV MOS，其中将所述N型埋层和N型深阱作为LDMOS的漏区的高压扩展层；
所述制造工艺提供一垂直NPN，其中所述N型埋层和N型深阱可作为垂直NPN的收集区；
所述制造工艺提供一绝缘的NMOS，其中所述的N型埋层和N型深阱作为NMOS与P型衬底的隔离层。
3.如权利要求1所述的制造工艺，其特征在于，所述工艺包括如下步骤：
N型埋层及N型深阱制作步骤；
有源区制作步骤；
双阱制作步骤；
CMOS栅和电容制作步骤；
NMOS和PMOS LDD结构以及双极型NPN发射器的形成步骤；
金属层之间连线的制作和钝化层的制作步骤。
4.如权利要求3所述的制造工艺，其特征在于，所述N型埋层及N型深阱制作步骤包括双极型埋层及CMOS阱工艺，在衬底上通过光刻定义，离子注入，外延生长和高温推阱实现N型埋层结构和N型深阱结构。
5.如权利要求3所述的制造工艺，其特征在于，所述双阱制作步骤用CMOS双阱工艺，在外延上通过光刻定义，离子注入和热推进制作N/P双阱结构。
6.如权利要求3所述的制造工艺，其特征在于，所述CMOS栅和电容制造步骤通过两次栅氧实现普通MOS和MV/HVMOS所需要的氧化层厚度。
7.如权利要求3所述的制造工艺，其特征在于，NMOS和PMOS LDD结构以及双极型NPN发射器的形成步骤在N+光刻和注入同时定义NMOS S/D和普通NPN的发射器区域。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海先进半导体制造股份有限公司，未经上海先进半导体制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200610148785.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种带有导流凸台的食品加工机
- 下一篇：门窗转角处型材连接装置
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
