[发明专利]闪存器件及其中闪存单元块的擦除方法

说明书

相关申请的交叉引用

本发明要求2006年9月29日提交的韩国专利申请第2006-96184号的优先权，其全部内容通过引用结合于此。

技术领域

本发明涉及闪存器件和提高擦除操作速度的方法。

背景技术

即使当不供电时，闪存器件也保持其中存储的数据，即，闪存器件是一种非易失性的存储器件。根据其中所包括的存储器单元的模式，该闪存器件分为NOR闪存器件和NAND闪存器件。闪存器件的操作分为编程操作、擦除操作和读操作。

NAND闪存器件中的存储器单元阵列包括多个块，且每个块具有连接到多个位线的串。此处，所述串包括连接到所述位线的漏选择晶体管、多个存储器单元和连接到公共源线的源选择晶体管。由于NAND闪存器件中的此单元阵列是公知的，将省略有关所述单元阵列的进一步说明。

NAND闪存器件的擦除操作以块为单位来执行。即，一块中所包括的所有闪存单元在一次擦除操作中被擦除。当需要擦除几个块时，输入要擦除的第一块的地址，然后第一块被擦除。第一块被擦除后，输入紧接着第一块的第二块的地址，于是第二块可被擦除。

简言之，根据传统的擦除技术，为了擦除特定块，总是需要输入对应于该块的地址。换言之，当擦除N(大于2的整数)个块时，需要输入所有N个地址。

发明内容

本发明的特征在于提供一种闪存器件和一种擦除存储器单元块的方法，其中通过存储起始块和最后块的地址，逐次擦除所述块，然后当所述最后块被擦除时完成整个擦除操作，从而提高了擦除操作的速度。

根据本发明一个实施例的闪存器件包括存储器单元阵列、地址寄存器部、控制逻辑电路、高电压发生器、块选择部、擦除块地址存储部和块地址比较部。所述存储器单元阵列具有多个块。所述地址寄存器部存储与要擦除的第一块对应的起始块地址以及与要擦除的最后块对应的最后块地址。所述控制逻辑电路输出擦除命令信号和擦除块地址。所述高电压发生器根据所述擦除命令信号输出擦除操作所需的擦除电压。所述块选择部根据所述擦除块地址将所述擦除电压发送到对应的块。所述擦除块地址存储部存储从所述控制逻辑电路输出的擦除块地址。所述块地址比较部比较所述最后块地址和所述擦除块地址，并向所述控制逻辑电路输出擦除进展信号。

根据本发明一个实施例的擦除闪存器件中的块的方法包括：存储与要擦除的第一块的地址对应的起始块地址；存储与要擦除的最后块的地址对应的最后块地址；以及对从由所述起始块地址所选择的块到由所述最后块地址所选择的块执行擦除操作。

在一个实施例中，闪存器件包括具有多个块的存储器单元阵列。地址寄存器部被配置为接收要擦除的多个块中的要擦除的第一块的起始块地址以及要擦除的多个块中的要擦除的最后块的最后块地址。控制逻辑电路被配置为输出擦除命令信号和与要擦除的所述块之一对应的擦除块地址。块地址比较部被配置为比较由所述控制逻辑电路输出的擦除块地址与所述最后块地址，并基于所述擦除块地址与所述最后块地址的比较向所述控制逻辑电路输出擦除进展信号。所述控制逻辑电路输出要擦除的另一块的擦除块地址，直到所述擦除进展信号指示要擦除的所述最后块已经或正在被擦除。当所述控制逻辑电路输出的擦除块地址对应于所述最后块地址时，所述擦除进展信号指示要擦除的所述最后块已经被擦除。

在一个实施例中，所述存储器件还包括：擦除块地址存储部，其被配置为接收由所述控制逻辑电路输出的擦除块地址，并向所述块地址比较部输出所述擦除块地址。高电压发生器被配置为根据所述控制逻辑电路输出的擦除命令信号输出擦除操作所需的擦除电压。块选择部被配置为将所述擦除电压发送到对应于所述擦除块地址的块。

在一个实施例中，所述地址寄存器部包括配置为存储所述起始块地址的第一地址寄存器和配置为存储所述最后块地址的第二地址寄存器。所述地址寄存器部和所述块地址比较部共享所述第二地址寄存器。

在另一实施例中，一种擦除闪存器件中的块的方法包括：存储与要擦除的多个块中的要擦除的第一块的地址对应的起始块地址。存储与要擦除的多个块中的要擦除的最后块的地址对应的最后块地址。从所述第一块开始执行擦除操作，直到所述最后块被擦除。确定最近正在擦除或已被擦除的块是否对应于所述多个块中的要擦除的所述最后块。所述擦除操作根据所述确定步骤而结束。

执行所述擦除操作的步骤包括：擦除由所述起始块地址所选择的块，以及从要擦除的所述多个块中选择另一块地址，其中重复以上擦除和选择步骤，直到最后块被擦除。

附图说明

图1所示为根据本发明的一个实施例的闪存器件的电路图；以及