[发明专利]半导体元件埋入承载板的叠接结构及其制法

权利要求书

1.一种半导体元件埋入承载板的叠接结构的制法，包括：

提供一具有至少一贯穿开口的第一及第二承载板，且该第一及第二承载板一表面分别形成一第一及第二压合层以分别封住该第一及第二承载板的开口，并将至少一具有主动面与主动面相对应的非主动面的第一及第二半导体元件分别接置在该第一及第二承载板的开口中；

在该第一及第二承载板未形成该第一及第二压合层的一侧表面及该第一及第二半导体元件的主动面分别形成一第一保护层及第二保护层；

加热压合该第一压合层、第一承载板及第一保护层，且加热压合该第二压合层、第二承载板及第二保护层以分别形成埋设有第一半导体元件的第一承载结构及埋设有第二半导体元件的第二承载结构；以及

该第一及第二承载结构之间以背对背方式夹设一结合层并进行压合。

2.如权利要求1所述的半导体元件埋入承载板的叠接结构的制法，其中，该第一压合层由第一介电层及第一可移除层组成，且该第一介电层形成在第一承载板的表面；该第二压合层由第二介电层及第二可移除层组成，且该第二介电层形成在第二承载板的表面。

3.如权利要求2所述的半导体元件埋入承载板的叠接结构的制法，其中，压合该第一压合层、第一承载板及第一保护层，以及压合该第二压合层、第二承载板及第二保护层的步骤还包括移除该第一及第二可移除层。

4.如权利要求2所述的半导体元件埋入承载板的叠接结构的制法，其中，该第一及第二可移除层为离型膜及铜箔其中一者。

5.如权利要求4所述的半导体元件埋入承载板的叠接结构的制法，其中，该第一及第二可移除层为铜箔层，并以蚀刻方式移除，以在该第一及第二介电层表面形成粗糙表面，用于提升该第一、第二介电层及结合层之间的接合性。

6.如权利要求1所述的半导体元件埋入承载板的叠接结构的制法，还包括移除该第一及第二保护层，以形成一埋设有该第一及第二半导体元件的芯层板。

7.如权利要求1所述的半导体元件埋入承载板的叠接结构的制法，其中，该第一及第二承载板为一绝缘板及具有线路的电路板其中一者。

8.如权利要求6所述的半导体元件埋入承载板的叠接结构的制法，还包括在该芯层板的二表面分别形成有一第一及第二线路增层结构，该第一及第二线路增层结构包括至少一介电层、叠置在该介电层上的线路层，以及形成在该介电层中的导电结构以供该线路层电性连接至该第一及第二半导体元件。

9.如权利要求8所述的半导体元件埋入承载板的叠接结构的制法，还包括形成多个贯穿该芯层板及该第一及第二线路增层结构的电镀导通孔，且该电镀导通孔电性连接该第一及第二线路增层结构。

10.如权利要求9所述的半导体元件埋入承载板的叠接结构的制法，还包括在该第一及第二线路增层结构的外表面分别形成第一及第二防焊层。

11.一种半导体元件埋入承载板的叠接结构，包括：

一第一承载板及第二承载板，于该第一及第二承载板中分别形成有至少一贯穿开口；

至少一第一半导体元件及第二半导体元件，该第一及第二半导体元件分别接置在该第一及第二承载板的开口中，且该第一半导体元件及第二半导体元件具有形成多个电极垫的主动面及相对的非主动面；以及

一介电层结构，夹设在该第一承载板及该第二承载板之间，该介电层结构包括有第一、第二介电层及结合层，该第一介电层形成于该第一承载板表面及该第一半导体元件的非主动面，且填充在该第一承载板与该第一半导体元件间的间隙中；该第二介电层形成在该第二承载板表面及该第二半导体元件的非主动面，并填充在该第二承载板与该第二半导体元件间的间隙中；该结合层夹设在该第一介电层与该第二介电层之间。

12.如权利要求11所述的半导体元件埋入承载板的叠接结构，其中，该第一及第二承载板为一绝缘板或具有线路的电路板。

13.如权利要求11所述的半导体元件埋入承载板的叠接结构，其中，该第一及第二介电层上对应与该结合层的接置面形成有粗糙表面。