[发明专利]芯片封装及芯片封装方法

说明书

技术领域

本发明关于一种半导体封装，尤其关于一种用于光学应用的芯片封装及芯片封装方法。

背景技术

半导体芯片的输入与输出引脚与外部电路连接以形成电子系统的一部分。半导体芯片与电路面板之间的连接媒介通常是金属导线或支持电路，或者半导体芯片直接与电路面板连接。多种连接技术已被广泛使用。同时，芯片尺寸封装(CSP)俨然成为一种普遍使用的记忆芯片封装技术，如静态随机存取内存(SRAM)、动态随机存取内存(DRAM)、闪存以及其它低接脚数芯片。芯片尺寸封装(CSP)几乎不会比芯片本身来的大。然而，进阶逻辑芯片，如微处理机、数字信号处理器(DSP)以及特殊应用集成电路(ASIC)通常需要远大于芯片的封装，以容纳高接脚数及主机板间距的限制。

此外，随着较小尺寸的更高IC运作速度需求的增加，将多功能整合于单一芯片已很普遍，如系统芯片(SOC)，或者，将多种不同功能的芯片整合到单一封装内，如系统级封装(SIP)。然而，在整合模拟、记忆与逻辑功能于单一芯片时，仍有一些整合上的问题尚未解决，因此需提供一多芯片堆栈封装。

请参照图1(A)至1(E)。根据现有技术，1(A)至1(E)说明相机的多芯片模块封装方法。首先，基板11装置如图1(A)所示。如图1(B)所示，第一封装12位于基板11上，如球门阵列封装(BGA)的数字信号处理器(DSP)；多个SMT被动装置13也位于基板11的同一表面。此外，成像芯片14黏附于基板11的同一表面。其中，如图1(C)所示，成像芯片14藉打线接合而具传导性。如图1(D)所示，在封装成像芯片14与多个SMT被动装置13，以制成第二封装15后，镜头模块16更进一步位于第二封装15上。如图1(E)所示，挠性电路板17与基板11焊接以制成相机。

众所周知，通过密集封装以散热的多方面应用，封装技术日益微小化。然而，现有技术提供了一种位于基板同一表面的两个芯片封装的多芯片模块。为实现微小化，应有效利用基板11。如果多个不同封装的芯片应占据基板11的整个表面，基板的整个表面的面积应减小。因此，留给多个被动装置及芯片的剩余基板11表面则变得有限，对于微小化是很不利的。因此，应考虑多芯片模块与多个封装间的兼容性。本发明提供的芯片封装及芯片封装方法满足此需求。

虽然芯片封装用于光学应用在技术上是可行的，但实际的执行是有其困难性。上述封装尽管执行表现良好，但是不利于微小化时使用整个表面。再者，由于封装的高价原料与人工成本，使得封装过于昂贵并限制成本削减。现在最需要的是一简单的封装方法，且有低成本、容易组装与可靠等优点。因此，本发明提出一种用于光学应用的芯片封装及芯片封装方法，将两封装位于基板的上下两表面，以有效利用封装空间并促进微小化，不仅改正了现有技术的缺点也解决了上述问题。

发明内容

本发明的目的是提出一种用于光学应用的芯片封装方法，将两封装位于基板的上下两表面，以有效利用封装空间并促进微小化，不仅克服了现有的缺点也解决了上述问题。

本发明提供了一种用于光学应用的芯片封装方法，该方法包括以下步骤：a)提供具有第一表面及第二表面的基板；b)将多个第一被动装置与基板第一表面接合；c)将第一芯片黏附于基板第一表面；d)于基板第一表面的上方形成一保护罩，该保护罩用于覆盖所述多个第一被动装置与所述第一芯片；e)将多个第二被动装置与基板第二表面接合；f)将第二芯片黏附于基板的第二表面；g)提供一盖座组合，该组合具有框架，而该框架具有开口窗与多个与基板第二表面连接的支柱；h)将盖座组合迭合在所述多个第二被动装置与所述第二芯片上，因此在框架与第二表面边缘间形成多个间隙；i)将填料填入多个间隙以密封盖座组合中所述多个第二被动装置与所述第二芯片，以获得一整个密封封装。

根据本发明的构想，基板包含陶瓷基板与印刷电路板。

根据本发明的构想，第一芯片与第二芯片利用打线方式与基板接合。

根据本发明的构想，采用表面贴装技术(SMT)执行步骤b)与步骤e)。

根据本发明的构想，多个支柱位于框架角落。

根据本发明的构想，填料是由环氧树脂制成。

根据本发明的构想，盖座组合还包括位于开口窗的玻璃片。

根据本发明的构想，第一芯片是数字信号处理器(DSP)。

根据本发明的构想，第二芯片是成像芯片。