[发明专利]非易失性存储器件及其制造方法

权利要求书

1.一种非易失性存储器件，包括：

多个第一控制栅电极，各个第一控制栅电极形成得凹入半导体基底内；

多个第二控制栅电极，各个第二控制栅电极设置在两个相邻的多个第一控制栅电极之间，并且以设置在所述多个第一控制栅电极上方的方式而形成于所述半导体基底上；

多个分别设置在所述半导体基底和多个第一控制栅电极之间的第一存储节点膜；以及

多个分别设置在所述半导体基底和多个第二控制栅电极之间的第二存储节点膜。

2.根据权利要求1的所述非易失性存储器件，其中所述第一控制栅电极和第二控制栅电极被设置具有NAND结构。

3.根据权利要求2的非易失性装置，还包括：

包围所述第一控制栅电极并且形成得靠近所述半导体基底表面的多个第一沟道区，和

形成得靠近所述半导体基底表面，在所述第二控制栅电极下方的多个第二沟道区。

4.根据权利要求3的非易失性存储器件，其中所述第一沟道区与第二沟道区连接。

5.根据权利要求4的非易失性存储器件，其中所述第一沟道区的边缘与第二沟道区的边缘重叠。

6.根据权利要求3的非易失性存储器件，其中在第一和第二沟道区之间形成掺杂区。

7.根据权利要求1的非易失性存储器件，其中所述多个第一存储节点膜和多个第二存储节点膜包括多晶硅层、氮化硅层、由金属或硅制成的点，或由金属或硅制成的纳米晶体。

8.根据权利要求1的非易失性存储器件，还包括：

分别设置在所述多个第一存储节点膜和半导体基底之间的多个第一隧道绝缘膜；

分别设置在所述多个第二存储节点膜和半导体基底之间的多个第二隧道绝缘膜；

分别设置在所述多个第一存储节点膜和多个第一控制栅电极之间的多个第一阻挡绝缘膜；

分别设置在所述多个第二存储节点膜和多个第一控制栅电极之间的多个第二阻挡绝缘膜。

9.根据权利要求1的非易失性存储器件，还包括形成于所述半导体基底上的多个器件隔离层，使得所述半导体基底的多个有源区被界定为延伸穿过所述多个第一控制栅电极和多个第二控制栅电极。

10.根据权利要求9的非易失性存储器件，其中所述多个第一控制栅电极和多个第二控制栅电极分别在所述器件隔离层上延伸。

11.一种制造非易失性存储器件的方法，包括：

形成凹入半导体基底内的多个存储节点膜；

在所述多个第一存储节点膜上形成多个凹入半导体基底内的多个第一控制栅电极；

在所述半导体基底上形成多个第二存储节点膜，各个第二存储节点膜设置在两个相邻的多个第一控制栅电极之间；和

在所述多个第一控制栅电极上方，在所述多个第二存储节点膜上形成多个第二控制栅电极。

12.根据权利要求11的方法，其中所述多个第一控制栅电极和多个第二控制栅电极被设置具有NAND结构。

13.根据权利要求11的方法，还包括，在形成所述多个第一存储节点膜之前，以延伸穿过所述多个第一控制栅电极和第二控制栅电极的方式在半导体基底上形成所述多个器件隔离层，用以界定所述半导体基底的多个有源区。

14.根据权利要求13的方法，其中所述器件隔离层的形成包括：

在所述半导体基底内形成多个第一沟槽，以界定所述有源区；

形成多个第一绝缘膜以填充所述多个第一沟道；

在所述半导体基底内形成多个第二沟槽，与所述多个第一沟槽交叉；和

形成多个第二绝缘膜，以便以预定深度填充与所述多个第一沟槽交叉的多个第二沟槽的对应部分。

15.根据权利要求14的方法，其中与所述多个第一沟槽交叉的多个第二沟槽的对应部分的深度比所述多个第一沟槽的深度深。

16.根据权利要求14的方法，其中所述多个第一存储节点膜形成于被所述第二沟槽暴露的半导体基底的表面区上。

17.根据权利要求16的方法，其中形成所述多个第一控制栅电极以填充所述多个第二沟槽。