[发明专利]移位寄存器以及使用其的驱动电路与显示装置

说明书

技术领域

本发明是关于一种移位寄存器，且特别是关于一种减少时钟脉冲控制信号数量的移位寄存器以及使用其的驱动电路与显示装置。

背景技术

目前绝大部分液晶显示器(liquid crystal display，LCD)所使用的薄膜晶体管(thin-film transistor，TFT)都是利用非晶硅(Amorphous silicon，a-Si：H)所制成的，因此在大型液晶显示面板的设计上，外加驱动集成电路在液晶显示面板的周围。利用薄膜晶体管的栅极电压控制源极与漏极之间的电流，将薄膜晶体管打开或关闭，在适当的时机与驱动信号的来源连接或断绝，使得每一个显示像素可以独立的运行，较不易受其他显示像素的影响。

在液晶显示器的驱动电路，例如是扫描驱动电路以及数据驱动电路，主要为配合时钟脉冲信号控制，将扫描驱动信号以及数据驱动信号在一定时间宽度下依序输出至下一级移位寄存器，以驱动面板各扫描线及各数据线。

图1A为现有的N型金属氧化物半导体所实施的移位寄存器的电路图。图1B为上述图1A电路操作的时序图。请参照图1A及图1B，在T₁时间内当输入信号G_n-1为逻辑高电位时，晶体管N1、N7～N8导通，因此会将节点P2电位拉低至逻辑低电位，即晶体管N5～N6、N10不导通，同时，时钟脉冲信号CLK1由节点c₁输入逻辑高电位，因此晶体管N2导通，节点P1电位拉高使晶体管N9导通。接着在T₂时间内，时钟脉冲信号CLK2由节点c₂输入逻辑高电位，使输出信号G_n转态为逻辑高电位，传送至下一级装置。

在T₃时间内，输入信号G_n-1为逻辑低电位，晶体管N1、N7～N8不导通，同时，时钟脉冲信号CLK1由节点c₁输入逻辑低电位，因此晶体管N2不导通，而节点P1电位也足以使N9导通，输出信号G_n因时钟脉冲信号CLK2由节点c₂输入逻辑低电位，而转态为逻辑低电位，传送至下一级装置。在T₄时间内，时钟脉冲信号CLK3由节点c₃输入逻辑高电位，因此N3～N4导通，将节点P2电位拉高使N5～N6、N10导通，将节点P1电位与输出信号G_n拉低至逻辑低电位，完成移位寄存器的重置操作。

上述之单一移位寄存器需3组时钟脉冲信号CLK1～CLK3在T₁～T₄时间内完成操作，而利用多个移位寄存器所构成的电路则需至少4组时钟脉冲信号CLK1～CLK4控制，图2A为现有的多级移位寄存器所构成的扫描驱动电路的电路方块图。图2B为上述图2A电路操作的时序图。请参照图2A及图2B，第一级移位寄存器201接收扫描驱动信号SP，利用时钟脉冲信号CLK1、CLK2、CLK3透过移位寄存器201的输入节点c₁、c₂、c₃，在T₂时间输出信号G₁(同上述图1A单一移位寄存器100电路操作)。

第二级移位寄存器202接收上一级移位寄存器201的输出信号G₁，利用时钟脉冲信号CLK2、CLK4、CLK1透过移位寄存器202的时钟脉冲输入节点c₁、c₂、c₃，在T₃时间输出信号G₂。第三级移位寄存器203接收上一级移位寄存器202之输出信号G₂，利用时钟脉冲信号CLK4、CLK3、CLK2透过移位寄存器203的时钟脉冲输入节点c₁、c₂、c₃，在T₄时间内输出信号G₃。第四级移位寄存器204接收上一级移位寄存器203的输出信号G₃，利用时钟脉冲信号CLK3、CLK1、CLK4透过移位寄存器204的时钟脉冲输入节点c₁、c₂、c₃，在T₅时间内输出信号G₄。