[发明专利]晶体管非易失性存储器单元及其相关存储器阵列

权利要求书

1.一种2-晶体管非易失性存储器单元，包括：

第一晶体管，其具有源极以及漏极，由其间的沟道所分开；在该沟道上方靠近该源极端的浮置栅极；以及在该浮置栅极及该沟道上方靠近该漏极端的控制栅极，以及

第二晶体管，其具有源极以及漏极，由其间的沟道所分开；在该沟道上方靠近该源极端的浮置栅极；以及在该浮置栅极及该沟道上方靠近该漏极端的控制栅极，其特征在于，

该第一以及该第二晶体管的该源极、该浮置栅极、以及该控制栅极分别互相连接且该第一晶体管的驱动能力低于该第二晶体管的驱动能力。

2.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，该第一晶体管用于存储器读取，该第二晶体管用于存储器编程。

3.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，该第二晶体管的沟道宽于该第一晶体管的沟道。

4.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，在该第一晶体管的该浮置栅极下方的沟道窄于在该第二晶体管的该浮置栅极下方的沟道。

5.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，在该第一晶体管的该控制栅极下方的沟道窄于在该第二晶体管的该控制栅极下方的沟道。

6.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，在该第一晶体管的该控制栅极下方的栅氧化层厚于在该第二晶体管的该控制栅极下方的栅氧化层。

7.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，该第一晶体管的临界电压高于该第二晶体管的临界电压。

8.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，该第一以及该第二晶体管的沟道宽度分别为0.5微米以及0.6微米。

9.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，该第一以及该第二晶体管的沟道宽度范围分别为0.22微米至0.3微米以及0.3微米至0.6微米。

10.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，在该第一晶体管的该浮置栅极下方的沟道长于在该第二晶体管的该浮置栅极下方的沟道。

11.如权利要求1所述的2-晶体管非易失性存储器单元，其特征在于，在该第一晶体管的该控制栅极下方的沟道长于在该第二晶体管的该控制栅极下方的沟道。

12.一种存储器阵列，包括多个2-晶体管非易失性存储器单元，所述多个2-晶体管非易失性存储器单元中至少一个包括：

第一晶体管，具有源极以及漏极，由其间的沟道所分开；在该沟道上方靠近该源极端的浮置栅极；以及在该浮置栅极及该沟道上方靠近该漏极端的控制栅极，以及

第二晶体管，具有源极以及漏极，由其间的沟道所分开；在该沟道上方靠近该源极端的浮置栅极；以及在该浮置栅极及该沟道上方靠近该漏极端的控制栅极，其特征在于，

该第一以及该第二晶体管的该源极、该浮置栅极、以及该控制栅极分别互相连接且该第一晶体管的驱动能力低于该第二晶体管的驱动能力。

13.如权利要求12所述的存储器阵列，其特征在于，所述多个2T非易失性存储器单元的至少另一个包括两个相同的晶体管。

14.如权利要求12所述的存储器阵列，其特征在于，该第一晶体管用于存储器读取，该第二晶体管用于存储器编程。

15.如权利要求12所述的存储器阵列，其特征在于，该第一晶体管的沟道窄于该第二晶体管的沟道。