[实用新型]高速串行时分复用总线

说明书

技术领域

本实用新型涉及数字通信系统中的通信设备，具体地说是涉及数字通信系统中通信设备的高速串行时分复用总线。

背景技术

随着数字通信系统中通信设备的日益复杂，在通信设备的设计中逐渐趋向按功能进行模块化设计。尤其对于柔性配置的设备而言，模块化设计显得更为重要。因此如何定义一种高速高效的、用于模块间相互进行通信和信息传输的总线结构就显得非常重要，这种总线结构要兼顾传输各种信息类型，诸如音频、视频、控制信息或数据等。Zarlink半导体公司提出了一种串行电信总线结构(Serial Telecom Bus，简记为ST-BUS)，该总线接口简单并能够传输上述四种数字化后的信息类型。ST-BUS数据速率范围为2.048Mbps～65.536Mbps，通常在电信应用中每个用户所占带宽为64Kbps，图1说明了ST-BUS所容纳的用户数目与速率的对应关系。

ST-BUS要求的接口信号有：

(1)用于帧对齐的帧同步信号FP；

(2)用于位对齐的位同步信号CK；

(3)串行数据流Data。

针对不同速率的三者之间的时序关系见图2和图3。其中：

(1)FP的周期为125us，其脉冲宽度随速率不同而不同，详见图2。

(2)在数据速率为2.048Mbps、4.096Mbps、8.192Mbps时，时钟速率分别为数据速率的一倍。

(3)串行数据流实际由上下两条通道组成。

但如何为多达1024个用户接口进行物理配置(时隙分配)、接口类型的识别、带宽的配置、信令以及工作状态(包括报警)等信息的传输，如何保证数据高速传输时(如数据速率为65.536Mbps)三者的时序关系严格符合规范，就成为设计者所面临的难题。在一些实际应用中，一些设计者采取简化的办法，如放弃对每个用户进行配置和管理，只实现固定的时隙配置和固定的带宽配置；放弃数据高传输速率，只实现2.048Mbps的传输速率；或者配置多条2.048Mbps串行数据流来实现大容量的数据吞吐，但大大增加了总线宽度和设备的复杂性。

LVDS是一种低摆幅的差分信号技术，它可以在单个信道中以每秒数百或数千兆位(Mbps)的速率传输数据。它具有低摆幅与电流模式的输出驱动，从而在很宽的频率范围内只有很低的噪声以及极低的功耗，在双绞线上传输距离可达百米，速度可达百兆。利用LVDS在双绞线上传输信号可以满足通信线路和通信速率的基本要求，但是目前没有使用双绞线传输LVDS的专用信号线定义和简单实用的通信协议。

发明内容

本实用新型的目的是为了解决上述现有技术中的问题，在原ST-BUS的基础上增加一条同步半双工通信链路，通信设备中各模块工作在主从模式下，即主模块工作在主模式下，其余各功能从模块工作在从模式下。主模块通过该条通信链路完成与各从模块之间的时隙分配、接口类型的识别、带宽的配置、信令以及工作状态(包括报警)等信息的交互，在各从模块初始配置完成后，各从模块按照所分配的时隙和带宽通过ST-BUS与主模块以时分多路技术(TDM)完成音频、视频、控制信息或数据等信息的交互，此时同步半双工通信链路主要用于工作状态(包括报警)的维护及异常的处理。总线的电气特性采用LVDS技术，以保证高速率传输时ST-BUS的时序能严格对齐。

本实用新型的技术措施是：高速串行时分复用总线，与通信系统的主模块和从模块连接；所述的主模块和从模块均包含ST-BUS总线控制器、半双工同步通信控制器；其中：主模块的ST-BUS总线控制器发起并维护ST-BUS，从模块的ST-BUS总线控制器按照所分配的时隙进行工作；所述的半双工同步通信控制器还包括介质访问控制层(MAC层)和逻辑链路控制层(LLC层)，主模块的半双工同步通信控制器发起并维护该通信链路，介质访问控制层采用令牌传递总线(token-passing bus)方式，逻辑链路控制层采用高级数据链路控制协议(HDLC)；其特点是，所述的总线与所述的ST-BUS总线控制器、半双工同步通信控制器双向连接；

所述的总线包括：

帧同步信号线主模块发出，各从模块接收，周期125us，脉冲宽度随速率不同而不同；

位同步信号线C_i：主模块发出，各从模块接收，用于同步接收数据；

下行数据线ST_O：主模块发出，各从模块严格按所配置的时隙从下行数据线ST_O上接收数据；