[发明专利]具有电流密度增强层的薄膜电阻

说明书

技术领域

本发明大体上涉及半导体薄膜电阻领域，更确切地说，本发明涉及一种具有电流密度增强层(CDEL)的新型集成电路薄膜电阻。

背景技术

在半导体集成电路(IC)中，电阻通常被用于控制IC的其它电子部件的阻抗。已为本领域相关技术人员所共知，电阻的阻抗R与电阻的长度L和电阻的横截面积的倒数1/A成正比；L和A是在电流的流向上测量的。电阻的阻抗的基本公式是：R＝L/A，其中R、L和A的定义如上所述。

现有技术的电阻通常由掺杂的多晶硅构成。随着半导体器件的集成度不断增加，半导体IC中的每个部件都必须提供同等的或更好的电气特性。尺寸缩小的电阻因此要提供在使用期间不会波动太大的恒定的阻抗。然而，由于多晶硅的特性使然，由掺杂多晶硅构成的现有技术的电阻只能够提供在有限范围内的有限阻抗。如何采用多晶硅电阻来提供相对高的阻抗成为了设计和制造高集成度半导体器件的一个问题。

最近，掺杂多晶硅电阻已经被一种由比多晶硅具有更高电阻率的材料构成的单薄膜电阻所取代。这样的高电阻率的材料例如包括但不限于：TiN和TaN。含36％N₂的氮化钽(TaN)是一种目前被用于多数半导体器件后段工序(BEOL)中的材料。

集成电路设计者迫切需要高载流量的BEOL电阻。目前的TaN电阻(比如，K1电阻)只提供0.5mA/μm的电流/宽度并且对于9SF和10SF这代工艺技术来说电流密度更低。

图1描述了现有技术中的BEOL电阻结构10。如图所示，该BEOL电阻结构形成于含有诸如铝或铜之类金属的第一金属化层M1的顶上，通过过孔结构V1电气耦合到FEOL器件结构15，比如利用本领域技术人员共知的现有技术形成的CMOS FET或BJT等晶体管器件。第一金属化层M1包括其中形成了M1金属层结构的层间介电材料层12。如图1的结构10所示，形成于层间介电材料层12和M1金属化顶上的是诸如SiN的材料制成的第一层薄膜覆盖介电层14以及沉积于它上面的含有诸如SiO₂等的氧化物的薄介电层16。厚度为到的薄膜TaN电阻结构20如图所示形成于介电层16上，而薄膜覆盖层也就是例如由SiN或SiCN制成的蚀刻停止层25(nBLOK)形成于电阻结构之上。然后，使用本领域的典型制造工艺来形成另一层层问介电材料层和用于连接第一金属化层和第二金属化层M2的过孔结构V1。

对于铜互连，对金属的上表面更好的钝化和覆盖已经被证明会增加铜的电迁移性能。CoWP和反衬垫阻隔膜(reverse liner barrierfilm)已被证明会增加互连性能。然而怀疑对于TaN电阻，覆盖材料诸如SiN或SiCN对于更高电流性能不能提供充分的保护(和覆盖)。

此外，目前提供的蚀刻停止层比如nBLOK(SiCN)或SiN，不能良好地粘附到TaN膜上，并因此不能有效地防止应力/老化期间的阻抗偏移。

美国公开专利申请No.US 2004/0152299描述了一种形成薄膜电阻的方法。在该公开中，由TiN或TiW制成的导电层120在过孔的孔(在衬垫中)以及包含典型的蚀刻停止层(比如SiN)的层之后形成。这个“堆叠”基本上由“电阻膜/SiN/过孔”组成。

美国公开专利申请No.US 2004/0203192描述了形成铜线的方法，在铜线的表面上键合有用以增加电迁移阻抗的有机单分子层。

迫切需要提供一种通过在薄膜电阻结构上配备阻隔材料以增强电阻的载流量的新型薄膜电阻结构和制造电阻的方法。

迫切需要提供一种通过在TaN薄膜电阻结构上配备对应力/老化表现出增强的抗耐性的阻隔材料层的新型薄膜电阻结构和制造电阻的方法。

发明内容

本发明的目的是提供一种新型薄膜电阻结构和制造该电阻的方法。

本发明的另一个目的是提供一种通过在薄膜电阻结构上配备阻隔材料以增强电阻的载流量的新型薄膜电阻结构和制造该电阻的方法。

本发明的又一个目的是提供一种TaN材料的新型薄膜电阻结构，其由具有对TaN具有更好附着力的附加阻隔材料层，以增强电阻的载流量。

根据本发明，该附加阻隔材料被称为电流密度增强层(CDEL)并且其对应力/老化期间的偏移有着增强的抗耐性。

CDEL很薄；比如厚度小于并且不会妨碍BEOL或FEOL电阻制造期间的过孔蚀刻处理步骤。