[发明专利]具有原位嵌入的纳米层以改善机械性能的低k电介质CVD膜形成工艺

权利要求书

1.一种电介质叠层(12)，包括：至少一个电介质材料(14)，所述至少一个电介质材料(14)具有约3.0或更小的介电常数；和包含Si和O的原子的至少一个纳米层(16)。

2.根据权利要求1的电介质叠层(12)，其中，所述至少一个电介质材料(14)包含至少包含C、O和H的原子的有机电介质，包含Si、O和H的原子和任选的C的无机电介质或它们的混合物和多个层。

3.根据权利要求1的电介质叠层(12)，其中，所述至少一个电介质材料(14)包括包含在三维网络结构中结合的Si、C、O和H的原子的无机电介质。

4.根据权利要求1的电介质叠层(12)，其中，所述至少一个电介质材料(14)是多孔材料、非多孔材料或它们的组合。

5.根据权利要求1的电介质叠层(12)，其中，所述至少一个纳米层(16)具有纳米范围的厚度。

6.根据权利要求1的电介质叠层(12)，其中，所述至少一个纳米层(16)包含Si和O的原子和任选的C、N和H。

7.根据权利要求6的电介质叠层(12)，其中，所述至少一个纳米层(16)包含SiCOH、SiCOHN、SiO₂、SiCO_x或SiON。

8.根据权利要求1的电介质叠层(12)，其中，包括所述至少一个纳米层(16)的所述至少一个电介质材料(14)在1.2μm下具有小于1E-10米/秒的断裂速度。

9.根据权利要求1的电介质叠层(12)，其中，包括所述至少一个纳米层(16)的所述至少一个电介质材料(14)具有小于60MPa的应力、大于7.5GPa的模量和大于1.0的硬度。

10.一种位于衬底上的包含至少一个电介质叠层(12)的互连结构，该电介质叠层(12)包括：至少一个电介质材料(14)，所述至少一个电介质材料(14)具有约3.0或更小的介电常数；和包含Si和O的原子的至少一个纳米层(16)。

11.根据权利要求10的互连结构，其中，所述电介质叠层(12)是层次间电介质、层次内电介质、保护层、硬掩模/抛光停止层或它们的任意的组合。

12.根据权利要求10的互连结构，其中，所述至少一个电介质材料(14)包含至少包含C、O和H的原子的有机电介质、包含Si、O和H的原子和任选的C的无机电介质或它们的混合物和多个层。

13.根据权利要求10的互连结构，其中，所述至少一个电介质材料(14)包含至少包含C、O和H的原子的有机电介质、包含Si、O和H的原子和任选的C的无机电介质或它们的混合物和多个层。

14.根据权利要求10的互连结构，其中，所述至少一个电介质材料(14)包括包含在三维网络结构中结合的Si、C、O和H的原子的无机电介质。

15.根据权利要求10的互连结构，其中，所述至少一个纳米层(16)包含Si和O的原子和任选的C、N和H。

16.根据权利要求10的互连结构，其中，所述至少一个纳米层(16)包含SiCOH、SiCOHN、SiO₂、SiCO_x或SiON。

17.根据权利要求10的互连结构，其中，包括所述至少一个纳米层(16)的所述至少一个电介质材料(14)在1.2μm下具有小于1E-10米/秒的断裂速度。

18.根据权利要求10的互连结构，其中，包括所述至少一个纳米层(16)的所述至少一个电介质材料(14)具有小于60MPa的应力、大于7.5GPa的模量和大于1.0的硬度。

19.一种材料叠层，包含具有约1E-10米/秒或更大的断裂速度的一个或更多个膜(14)和与所述一个或更多个膜(14)直接接触的至少一个单层(16)，其中，所述至少一个单层(16)将所述一个或更多个膜的所述断裂速度降低到小于1E-10米/秒的值。

20.根据权利要求19的材料叠层，其中，所述至少一个或更多个膜(14)包含金属层。