[发明专利]沟槽型MOSFET及其制造方法无效

专利信息
申请号: 200680007622.0 申请日: 2006-06-07
公开(公告)号: CN101138093A 公开(公告)日: 2008-03-05
发明(设计)人: 阿尔贝托·奥·阿丹 申请(专利权)人: 夏普株式会社
主分类号: H01L29/78 分类号: H01L29/78;H01L21/336
代理公司: 中科专利商标代理有限责任公司 代理人: 李香兰
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 沟槽 mosfet 及其 制造 方法
【权利要求书】:

1.一种沟槽型MOSFET,在将第一导电型的高掺杂漏极区、第一导电型的低掺杂漏极区、第二导电型的沟道体区和第一导电型的源极区依次邻接而形成的半导体基板上形成有沟槽部,该沟槽部从上述半导体基板的源极区侧的表面开始延伸并且其底部到达上述低掺杂漏极区,在该沟槽部的底面及侧壁面设置有绝缘层,在该沟槽部的内部设置有栅电极,其特征在于:

上述绝缘层在上述沟槽的侧壁面上的上述低掺杂漏极区和上述栅极电极之间具有电场缓和部,该电场缓和部的厚度大于上述栅电极和上述沟道体区之间的上述绝缘层的厚度。

2.根据权利要求1所述的沟槽型MOSFET,其特征在于:

上述半导体基板是硅。

3.根据权利要求1或2所述的沟槽型MOSFET,其特征在于:

上述电场缓和部的厚度为设置在上述栅电极和上述沟道体区之间的上述绝缘层的厚度的1.2倍以上3倍以下。

4.根据权利要求1、2或3所述的沟槽型MOSFET,其特征在于:

在上述沟槽部的底面形成的上述绝缘层的厚度等于上述电场缓和部的厚度。

5.根据权利要求1至4中的任一项所述的沟槽型MOSFET,其特征在于:

上述电场缓和部仅形成于上述低掺杂漏极区和上述栅电极之间,在上述栅电极和上述沟道体区之间未形成上述电场缓和部。

6.根据权利要求1至5中的任一项所述的沟槽型MOSFET,其特征在于:

上述绝缘层的厚度从上述栅电极和上述沟道体区之间的厚度Tox向上述电场缓和部的厚度Tsox连续变化,并满足

0.6<(Tsox-Tox)/Δy<1.2

的关系,其中,Δy是绝缘层的厚度从Tox向Tsox过渡的区域的长度。

7.一种沟槽型MOSFET的制造方法,该沟槽型MOSFET为权利要求1至6中的任一项所述的沟槽型MOSFET,其特征在于,该制造方法包括:

形成SiO2层/SiN层,使得SiO2层接触沟槽的侧壁面及底面的步骤;

通过蚀刻除去形成在沟槽的底面的SiO2层/SiN层的步骤;

蚀刻已去除上述SiO2层/SiN层的沟槽底面的半导体基板的步骤;以及

将上述SiO2层/SiN层作为半导体基板的防氧化掩模,对上述经蚀刻而露出的半导体基板进行热氧化的步骤。

8.根据权利要求7所述的沟槽型MOSFET的制造方法,其特征在于:

上述SiO2层/SiN层的SiO2层的厚度为上述电场缓和部的厚度的0.2倍以上0.6倍以下,SiN层的厚度为上述电场缓和部的厚度的0.2倍以上1倍以下。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200680007622.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top