[发明专利]沟槽型MOSFET及其制造方法

说明书

技术领域

本发明涉及一种半导体装置的结构及其制造方法，尤其涉及一种适用于电源装置的高击穿电压的沟槽型MOSFET(金属氧化物半导体场效应晶体管)及其制造方法。

背景技术

以往，垂直结构的沟槽型MOSFET(以下，适当称之为“沟槽MOS”)因为具有结构高效和导通电阻较低的优点而广泛应用于电源控制用电子装置。

图6(a)～图6(f)是表示现有技术中典型的N-沟道沟槽型MOSFET的制造工艺的剖面图(例如，参照非专利文献1)。图6(a)表示制作Epi(n-epi)层和体区(扩散部、p-基区)的工序；图6(b)表示制作SiO₂开口结构的工序；图6(c)表示制作沟槽结构的工序，其中由图6(b)所示的开口结构规定了蚀刻部；图6(d)表示在沟槽结构部淀积多晶硅之后进行蚀刻的工序；图6(e)表示蚀刻氧化物并注入N⁺(源极区)与P⁺(体区)的工序；图6(f)表示淀积层间绝缘体(interlevel dielectricdeposition)并实施金属化的工序。

作为沟槽型MOSFET的2个重要参数(Key parameter)，可以列举出：(a)击穿电压(以下，称之为“BVdss”)以及(b)导通电阻(以下，称之为“R_ON”)。

图7(a)表示构成MOSFET的各部分的物理配置和导通电阻中的各部分的电阻。在该图中，Rs表示源极区的扩散及接触电阻的电阻值；Rch表示感应状态MOSFET(induced MOSFET)的沟道区的电阻值；Racc表示栅极和漏极交迭(accumulation：累积)的电阻值；Rdrift表示低掺杂漏极区的电阻值；Rsub表示高掺杂漏极区(基板)的电阻值。沟槽型MOSFET的导通电阻R_ON与图7(a)中所示的各部分的电阻之间存在下式所示的关系。即，

R_ON＝Rs+Rch+Racc+Rdrift+Rsub

图7(b)是表示沿着图7(a)所示y轴(栅极侧的上端面为O，箭头的方向为正)的电场(electric field)的图表。如该图所示，在图7(a)中A所示的沟槽的底部附近，电场强度最大，所以在A附近易于发生击穿。

另外，在沟槽型MOSFET中，为了得到较高的击穿电压(BVdss)，通常需要降低在漂移区中掺杂的杂质浓度。但是，若降低漂移区(driftregion)中掺杂的杂质浓度，低掺杂漏极区的电阻值(Rdrift)就变大，所以整个沟槽型MOSFET的导通电阻(R_ON)也随之增大。这样，R_ON和BVdss之间存在对立(trade-off)关系。

如图8所示，在现有的沟槽型MOSFET中所采用的减小导通电阻的技术取决于元胞间距(cell pitch)的缩小。另外，作为增大击穿电压的技术，例如，可以如图9所示对沟槽的深度及形状进行最佳化处理(例如，参照专利文献1)。另外，图10表示用于抑制沟槽角部的击穿电压降低的MOSFET结构及掺杂分布曲线(例如，参照专利文献2)。

上述专利文献1、2记载的现有技术的目的在于，降低图7(b)中A所示的沟槽的底角的最大电场强度。

专利文献1：美国第5,168,331号专利说明书(公开日：1992年12月1日)

专利文献2：美国第4,893,160号专利说明书(公开日：1990年1月9日)

非专利文献1：Krishna Shenai著，“Optimized Trench MOSFETTechnologies for Power Devices”，IEEE Transactions on Electron Devices，vol.39，no.6，p1435-1443，June 1992

但是，上述有关沟槽型MOSFET的现有技术存在以下(a)、(b)两个问题。

(a)元胞间距微细化是降低导通电阻的主要手段，但其却受到光刻/蚀刻工艺的限制。

(b)为了增大击穿电压，需要特殊的沟槽形状和/或追加的制造工序，从而导致制造工艺复杂化，使制造成本增加和生产率降低。

发明内容

本发明是鉴于上述问题而进行的，其目的在于实现一种可使击穿电压增大而不会导致上述问题发生的沟槽型MOSFET。