[发明专利]使用了导电性粒子的倒装片安装方法及隆起焊盘形成方法

说明书

技术领域

本发明涉及在电路基板等电子部件上安装半导体芯片等其他的电子部件的方法及在电路基板或半导体芯片等电子部件的电极上形成隆起焊盘的方法。

背景技术

近年来，在以迅速地扩大普及的携带电话或笔记本电脑、PDA或数字照相机等为代表的电子机器中，小型化·薄型化·轻量化不断推进。另外，由于对高性能化或多功能化的要求也在提高，因此半导体设备及电路产品变得超小型化，这些电子部件的安装技术提高，电子电路的高密度化正在飞跃性地发展。

在电子电路的高密度化中所必需的技术是半导体集成电路(LSI)的高密度安装技术。由于LSI芯片的连接电极(也简称为「电极」)的多管脚化及窄间距化迅速地发展，因此作为半导体封装技术来说，裸芯片的利用倒装片安装的CSP(芯片尺寸封装)及向外部端子的PPGA、BGA安装正在变得一般化。由此，要求能够与搭载IC的高速化或小型化及输入输出端子数的增加对应的新的安装技术。

在进行倒装片安装之时，首先，在半导体芯片上形成多个电极垫，在该电极垫上用焊料或Au等材料形成隆起焊盘。然后，通过将该半导体芯片的隆起焊盘与形成于电路基板上的多个电极相面对地配置，而将隆起焊盘与电极电接合。其后，向半导体芯片与电路基板之间填充树脂材料(底层填料)，提高半导体芯片与电路基板的电接合及机械的接合。

这里，在将电极数超过5,000个这样的下一代LSI安装于电路基板上时，必须形成对应于100μm以下的窄间距的焊盘，然而利用现在的焊料隆起焊盘形成技术，很难与该窄间距化对应。

另外，必须与电极数对应地形成多个隆起焊盘，为了实现低成本化，需要缩短每个芯片的安装节拍(tact)而提高生产性。

作为以往的隆起焊盘形成技术，有镀膜法或网板印刷法等，然而镀膜法虽然适于窄间距化，但是由于其工序复杂，因而在生产性方面有问题。另外，网板印刷法虽然在生产性方面优良，但是由于使用掩模，因此不适于窄间距化。

此种现状之中，近年来，提出过几个在LSI芯片或电路基板的电极上选择性地形成焊料隆起焊盘的技术。由于该技术不仅适于微细隆起焊盘的形成，而且可以实现隆起焊盘的一次性形成，因此在生产性方面优良，作为适于下一代LSI的安装的技术受到关注。

该技术的一个例子例如记载于专利文献1中。如果简单地进行说明，则首先将由焊料粉末与焊剂(flux)的混合物构成的焊膏(solder paste)涂布于形成有发生了表面氧化的电极的电路基板的全面，其后，实施电路基板的加热。这样，就会使焊料粉末熔融，在相邻的电极之间不产生短路地在电极上选择性地形成焊料层。

其他的例子被记载于专利文献2或非专利文献1等中。如果简单地进行说明，则首先将以有机酸铅盐和金属锡作为主成分的膏状组合物(化学反应析出型焊料)涂布于形成有电极的电路基板的全面，其后，实施电路基板的加热。这样，就会引起Pb与Sn的置换反应，使Pb/Sn合金向电路基板的电极上选择性地析出。

另外，例如还存在有专利文献3中记载的方法。该方法首先是将在表面形成了电极的电路基板浸渍于药剂中而仅在电极的表面形成粘接性覆盖膜。然后，通过在该粘接性覆盖膜上粘接焊料粉末，而在电极上选择性地形成隆起焊盘。

但是，所述的方法由于都是在半导体芯片的电极垫上或电路基板的电极上形成隆起焊盘，因此在通常的倒装片安装中，需要

(1)在形成了隆起焊盘后，将半导体芯片搭载于电路基板上，利用焊料回流夹隔隆起焊盘进行电极之间的接合的工序；及

(2)向电路基板与半导体芯片之间注入底层填料树脂而将半导体芯片在电路基板上固定化的工序，从而成为导致成本上升的原因。

所以，最近，例如像专利文献4中所记载的那样，提出如下的方法，即，在半导体芯片的突起电极与电路基板上的电极之间，夹隔着由含有导电性粒子的各向异性导电材料制成的薄膜地进行加热·加压，由此仅将规定的导通部分电接合。

或者，例如像专利文献5中所记载的那样，提出如下的方法，即，将由热硬化树脂及导电性粒子构成的导电性粘接剂向半导体芯片与电路基板之间供给，在将半导体芯片加压的同时，将该导电性粘接剂加热。利用该方法，可以将熔融了的导电性粒子会聚在半导体芯片的电极与电路基板的电极之间而将电极之间电连接，同时可以将半导体芯片与电路基板相互接合。

专利文献1：特开2000-94179号公报

专利文献2：特开平1-157796号公报

专利文献3：特开平7-74459号公报

专利文献4：特开2000-332055号公报

专利文献5：特开2004-260131号公报