[发明专利]移位寄存器电路无效
申请号: | 200680009086.8 | 申请日: | 2006-03-20 |
公开(公告)号: | CN101147202A | 公开(公告)日: | 2008-03-19 |
发明(设计)人: | S·C·迪恩 | 申请(专利权)人: | 皇家飞利浦电子股份有限公司 |
主分类号: | G11C19/18 | 分类号: | G11C19/18;G11C19/28;G09G3/36 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 王英 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 移位寄存器 电路 | ||
1.一种包括多级的移位寄存器电路,每一级包括:
连接到前级的输出的第一输入(Rn-1);
用于将第一时钟控制电源线电压(Pn)耦合到该级的输出(Rn)的驱动晶体管(Tdrive);
用于补偿所述驱动晶体管的寄生电容的影响的补偿电容器(C1);
连接在所述驱动晶体管的栅极与该级的输出(Rn)之间的第一自举电容器(C2);以及
用于对所述第一自举电容器(C2)进行充电并由所述第一输入(Rn-1)控制的输入晶体管(Tin1),
其中每一级还包括耦合到比该级前两级或更多级的那一级的输出(Rn-2)的输入部分(10),并且其中所述输入部分包括连接在所述输入晶体管(Tin1)的栅极与所述第一输入(Rn-1)之间的第二自举电容器(C3)。
2.如权利要求1所述的电路,其中所述输入部分耦合到比该级前两级的那一级的输出(Rn-2)。
3.如权利要求1或2所述的电路,其中每一级还包括连接到下一级的输出的第二输入(Rn+1)。
4.如权利要求3所述的电路,其中所述第二输入(Rn+1)连接到复位晶体管(Tr(n+1))的栅极,该复位晶体管连接在所述驱动晶体管的栅极与低电源线(Voff)之间。
5.如任何前述权利要求所述的电路,其中每一级的所述补偿电容器(C1)连接在所述驱动晶体管的栅极与第二时钟控制电源线电压(invPn)之间,该第二时钟控制电源线电压与所述第一电源线电压(Pn)为互补时钟控制。
6.如任何前述权利要求所述的电路,其中所述输入部分(10)包括用于将晶体管阈值电压存储在所述第二自举电容器(C3)上的电路元件。
7.如任何前述权利要求所述的电路,其中所述输入部分还包括:
第二输入晶体管(Tin2),其将比该级前两级的那一级的输出提供给所述第一输入晶体管(Tin1)的栅极;以及
衰减晶体管(Tdecay),其与所述第二自举电容器并联连接,用于衰减所述第二自举电容器上的电压直到到达所述衰减晶体管的阈值电压为止。
8.如权利要求7所述的电路,其中所述衰减晶体管(Tdecay)的尺寸基本上与所述第一输入晶体管(Tin1)相同。
9.如权利要求1至5中的任何一项所述的电路,其中所述输入部分(10)还包括第二输入晶体管(Tin2),其将比该级前两级的那一级的输出提供给所述第一输入晶体管(Tin1)的栅极。
10.如权利要求9所述的电路,其中所述第一输入晶体管(Tin1)连接在输入线(Ln-1)与所述驱动晶体管(Tdrive)的栅极之间,并且其中在前级的输出为高时所述输入线(Ln-1)为高,并且其至少紧接在前级的输出具有从高到低的转变之后为高。
11.如权利要求10所述的电路,其中所述输入线在该电路操作期间一直为高。
12.如权利要求10或11所述的电路,其中所述输入部分还包括输入部分复位晶体管(Tr2),其连接在所述第一输入晶体管(Tin1)的栅极与低电源线(Voff)之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680009086.8/1.html,转载请声明来源钻瓜专利网。