[发明专利]移位寄存器电路

说明书

本发明涉及移位寄存器电路，特别用于向有源矩阵显示装置的显示像素提供行电压。

有源矩阵显示装置包括设置成行或列的像素阵列，并且每一像素包括至少一个薄膜驱动晶体管和显示元件，例如液晶单元。每一行的像素共享一行导体，其连接到该行中的像素的薄膜晶体管的栅极。每一列的像素共享一列导体，向其提供像素驱动信号。行导体上的信号决定晶体管是导通还是截止，并且当(通过行导体上的高压脉冲)使晶体管导通时，允许来自列导体的信号传送到液晶材料的区域，由此改变材料的光传输特性。

有源矩阵显示装置的帧(场)周期需要在短的时间周期内对一行像素进行寻址，并且这又对晶体管的电流驱动能力提出了要求以便将液晶材料充电或放电到所期望的电压电平。为了满足这些电流要求，提供给薄膜晶体管的栅极电压需要以显著的电压摆动来波动。在非晶硅驱动晶体管的情况下，该电压摆动大约为30伏。

对于行导体中的大电压摆动的要求需要使用高压部件实施行驱动电路。

已经对将行驱动电路集成到与显示像素阵列的基板相同的基板上有非常大的兴趣。一种可能性是使用多晶硅用于像素晶体管，因为该技术更容易适用于行驱动电路的高压电路元件。于是失去了利用非晶硅技术制造显示阵列的成本优势。

因此对提供能够利用非晶硅技术实现的驱动电路感兴趣。非晶硅晶体管的低迁移率以及应力引起的阈值电压变化对利用非晶硅技术实现驱动电路造成严重的困难。

通常，将行驱动电路实施为移位寄存器电路，其用于依次输出每一行导体上的行电压脉冲。

基本上，移位寄存器电路的每一级包括连接在时钟控制高电源线与行导体之间的输出晶体管，并且使驱动晶体管导通以将行导体耦合到时钟控制高电源线从而产生行寻址脉冲。为了确保行导体上的电压达到电源线电压(即使串联连接的驱动晶体管)，已知使用输出晶体管的杂散电容来利用自举效应。这在US 6 052 426中进行了讨论。

以这种方式使用驱动晶体管的杂散电容所带来的问题是存在其它的杂散影响，并且这些也在US 6 052 426中进行了讨论。对此的一个解决方案是通过引入第一附加电容器来消除杂散电容的影响，并且引入专用于自举操作的第二附加电容器。

在US 6 052 426和US 6 064 713中公开了以这种方式利用附加自举电容器的移位寄存器电路。在这些电路中，通过输入晶体管由前一行的行脉冲对输出晶体管的栅极进行充电。结果，可以施加到输出晶体管的最大栅极电压取决于输入晶体管的阈值电压。特别地当使用非晶硅技术实现移位寄存器电路时，这会成为电路性能中的限制因素。这在低温下尤其是一个问题，因为TFT迁移率此时处于其最低值，而阈值电压处于其最高值。

根据本发明，提供一种包括多级的移位寄存器电路，每一级包括：

连接到前级的输出的第一输入；

用于将第一时钟控制电源线电压耦合到该级的输出的驱动晶体管；

用于补偿驱动晶体管的寄生电容的影响的补偿电容器；

连接在驱动晶体管的栅极与该级的输出之间的第一自举电容器；以及

用于对第一自举电容器进行充电并由第一输入控制的输入晶体管，

其中每一级还包括耦合到比该级前两级或更多级的那一级的输出的输入部分，并且其中所述输入部分包括连接在输入晶体管的栅极与第一输入之间的第二自举电容器。

该电路设置使用两个自举电容器。一个是用于确保能够将全电源线电压耦合到输出，而另一个是用于确保在栅极充电步骤期间将来自前一级的全行电压通过输入晶体管耦合到驱动晶体管。该电路具有两个预充电操作周期——在对输入晶体管的栅极进行预充电时的第一周期和在对驱动晶体管的栅极进行预充电时的第二周期。这使得电路对阈值电压电平或变化较不敏感，并且能够利用非晶硅技术来实现。

每一级优选地还包括连接到下一级输出的第二输入，连接到复位晶体管的栅极，该复位晶体管连接在驱动晶体管的栅极与低电源线之间。因此该电路具有两个预充电周期，一个输出周期和一个复位周期。

每一级的补偿电容器优选连接在驱动晶体管的栅极与第二时钟控制电源线电压之间，所述第二时钟控制电源线电压与第一电源线电压为互补时钟控制。这用于消除驱动晶体管的寄生电容的影响。

在一个实施例中，输入部分包括用于将晶体管阈值电压存储在第二自举电容器上的电路元件。

例如，输入部分还可以包括：

第二输入晶体管，其将比该级前两级或更多级的那一级的输出提供给第一输入晶体管的栅极；以及

衰减晶体管，其与第二自举电容器并联连接用于衰减第二自举电容器上的电压直到到达衰减晶体管的阈值电压为止。