[发明专利]分裂栅极多位存储单元

说明书

技术领域

本发明大体上是关于具有多位存储单元的非易失性存储装置，尤关于具有能够由源极侧接面而被编程的多位存储单元的闪存装置。

背景技术

非易失性存储装置为通常使用之电子组件，其能够储存作为数据之信息于多个存储单元中，当中断对该存储装置之电力时，信息仍保持储存于该等存储单元中。闪存装置为非易失性存储装置，其能够经由习知之编程和擦除技术而将信息储存于存储单元中。

一些闪存装置具有多位存储单元，对于每一存储单元可以储存多于一个位。举例而言，习知之半导体/半导体上之氧化物-氮化物-氧化物(SONOS)型存储装置于一个存储单元中能够储存二个位的数据。此种SONOS存储装置之一种典型的编程技术为热电子注入，该热电子注入涉及在特定持续期间施加适当的电压电位于装置之栅极源极和漏极，直到电荷储存层累积电荷为止。虽然热电子注入为可靠的编程技术，但是它需要高的电压电位和相对高的编程电流。高的电压电位由电荷泵产生，该等电荷泵占用存储装置内之空间。相对高的编程电流亦限制了能够同时被编程之存储单元之数目。

因此，需要多位闪存装置，其需要低的电压电位和低的电流供编程之用。而且，由下列本发明的详细说明和附加的权利要求书及结合所附图式和本发明之此先前技术说明，本发明之其它所希望的特征和特性将变得清楚。

发明内容

本发明提供一种存储单元，用于包括于较小电压和电流之较快速编程之改良的操作。该存储单元包括扩散至衬底(substrate)中之源极和漏极，和形成在该衬底中于该源极和漏极间之沟道区域。第一电荷储存层和第二电荷储存层形成在衬底上该沟道区域之上，而栅极形成在该源极、该漏极、该第一电荷储存层和该第二电荷储存层之上。该沟道区域之中点位于距该源极和漏极相等距离处，而用于控制该沟道区域之中间部份(middle portion)之控制栅极形成在该沟道区域之中点(midpoint)之上，该控制栅极位于该第一电荷储存层和该第二电荷储存层之间距二者相等距离处并位于栅极之下方。电介质材料将源极与栅极分离，将漏极与栅极分离，及将该控制栅极与该第一电荷储存层、该第二电荷储存层和该栅极分离。

附图说明

通过参照所附之图式可更了解本发明上述之说明，图式中类似组件标有类似的组件符号，且其中：

图1说明一种之习知之SONOS闪存单元；

图2为依照本发明之较佳实施例之多位闪存装置之存储单元结构之图；

图3为依照本发明之较佳实施例之多位闪存装置之存储单元之阵列之上视图；以及

图4为本发明之另一实施例之存储单元阵列之上视图。

主要组件符号说明

36     正常位

38     互补位

100    存储装置

112    半导体衬底

114    源极

116    漏极

118    主体

120    沟道区域

126    下电介质层

128    电荷储存层、间隔件

130    上电介质层

132    多晶硅栅电极

136         第一电荷储存单元

138         第二电荷储存单元

200         存储单元

202         衬底

204         源极

206         漏极

208         沟道区域

210         第一电介质层

212         第二电介质层

214         第一电荷储存层

216         第二电荷储存层

218         栅极

220         控制栅极

222         下电介质层

224         第三电介质层

226         第四电介质层

228         第五电介质层

230、240    下氧化物电介质层

232、242    中间氮化物电荷俘获层

234、244    上氧化物电介质层

300         阵列

302         字线

304         位线

306         控制栅极线

308         共同线