[发明专利]清洗介电薄膜的设备及方法

说明书

技术领域

本发明涉及一种用于清洗基材表面的设备及方法。特别地，本发明提 供一种用于清洗介电薄膜表面的设备及方法。

背景技术

通常通过形成一系列的介电层及导电层来制造集成电路及半导体器件 的互连结构，以产生由介电材料区隔的导电层的立体网络。互连结构例如 是利用镶嵌结构(damascene structure)来制造的，在所述镶嵌结构中， 介电层(例如：低k介电层)在一个或多个导电柱(plug)或次层(sub-layer) 上形成。为了形成与导电次层的电连接，介电层经过图样化并被蚀刻以定 义出穿透所述介电层的穿孔，而在介电层所形成的穿孔暴露出一部份的导 电线路。因此，这些互连特征结构的可靠形成是确保形成在各个基材上及 各个管芯(die)内的元件的品质、性能及可靠度。

集成电路及半导体器件市场对于更快速的电路系统及更高的电路密度 出现持续的需求，例如：在单一晶片上包括有数百万计的部件。因此，集 成电路元件的尺寸缩小，而用于制造所述部件的材料的选择变得更加重要。 举例来说，针对现今用于提供集成电路上元件之间的导电通路的低电阻金 属互连(例如：铜与铝)来说，在金属互连之间需要低介电常数层(例如 介电常数≤4)以提供绝缘中间金属层来降低相邻金属线路之间的电容耦 合，从而可在相同线路宽度下实现可靠的性能。

常规作为介电层使用的低介电常数(k)材料包括：未掺杂的硅玻璃 (USG)、掺杂氟的硅玻璃(FSG)、掺杂碳的二氧化硅及聚四氟乙烯， 这些材料以薄膜形式沉积在基材上。在以蚀刻定义的介电层上形成导电层 之前，需要清洗介电薄膜的上表面以移除残留的污染物，例如蚀刻及/或灰 化工艺产生的原生氧化物及/或有机材料。移除污染物可降低接触电阻和/ 或预防待沉积的导电层界面处的吸附损耗(adhesion loss)。

在导电层沉积之前，采用预清洗步骤以从介电薄膜表面移除污染物。 然而，用于进行介电层预清洗的常规原位(in-situ)等离子体可能会在后 续的导电层沉积之前，伤害或重新溅镀介电薄膜表面，或是在处理室中产 生不希望有的带电粒子。因此，利用原位等离子体技术清洗过的低k介电 薄膜可能会造成薄膜降级和缺陷。另外，掺杂碳的低k材料会倾向呈现碳 键耗尽(carbon depletion)或是“k损失(k loss)”，其中低k材料在 暴露于清洗步骤所使用的等离子体之后，所述低k材料的介电常数会增加。 因此，在清洗步骤之后，不期望产生的串线干扰(cross-talk)及阻容迟滞 (RC delay)成为严重的问题。

综上所述，在所述技术领域中需要一种改良的低k电介质清洗工艺。

发明内容

本发明提供用以清洗介电薄膜的设备及方法。在一个实施例中，所述 设备包括：腔室主体，适于在所述腔室主体中支撑基材；远端等离子体源， 适于提供多个反应性自由基至腔室主体；通道，将远端等离子体源耦接至 腔室主体；以及至少一个磁铁，设置于邻近所述通道处。

在另一实施例中，清洗介电薄膜的方法包括：提供基材，所述基材设 置于处理室内，并具有至少部分暴露的介电层；在远端等离子体源内产生 多个反应性自由基；使反应性自由基从远端等离子体源经过通道流入处理 室，且所述通道具有至少一个磁铁设置于邻近所述通道处；以及利用磁性 过滤通过通道的反应性自由基。

在另一实施例中，清洗介电薄膜的方法包括：提供基材，所述基材设 置于第一处理室内，并具有至少部分暴露的介电层；在远端等离子体源内 产生多个反应性自由基；使反应性自由基从远端等离子体源经过通道流入 处理室，且所述通道具有至少一个磁铁设置于邻近所述通道处；利用磁性 从通过通道的反应性自由基中过滤带电粒子；将来自远端等离子体源的带 电粒子移除；利用已过滤的反应性自由基来清洗介电层的暴露部分；在不 破坏真空的情形下，将已清洗的基材传输至第二处理室；以及在第二处理 室中将衬垫层沉积在已清洗的基材上。

附图说明

通过以下说明以及附图可容易理解本发明的示教，在附图中：

图1是根据本发明的反应性预清洗室的一个实施例的剖面示意图；

图2A是根据本发明的两个相对设置的磁铁的一个实施例的剖面示意 图；

图2B是图2A的两个相对设置的磁铁之间存在的磁场的俯视示意图；