[发明专利]具有前端的NICAM编码器

权利要求书

1.一种NICAM编码器，包括：

NICAM处理器；

耦合至NICAM处理器的前端部分，其中前端部分利用从单一系统时钟的整数分频导出的定时来同步前端部分和NICAM处理器，前端部分包括前端输入部分和前端输出部分，其中前端输入部分耦合至NICAM处理器的输入端，前端输出部分耦合至NICAM处理器的输出端，其中前端输入部分包含以下之一：

(a)因子为N的插值器、因子为M的第一抽取器、预加重滤波器、以及因子为P的第二抽取器，其中插值器耦合至第一抽取器，第一抽取器耦合至预加重滤波器，预加重滤波器耦合至第二抽取器，或者

(b)双通道模拟-数字转换器(ADC)、因子为N的插值器、因子为M的第一抽取器、预加重滤波器、以及因子为P的第二抽取器，其中ADC耦合至插值器，插值器耦合至第一抽取器，第一抽取器耦合至预加重滤波器，预加重滤波器耦合至第二抽取器。

2.权利要求1中记载的NICAM编码器，其中，

NICAM处理器以728kHz或者364kHz的采样频率工作，前端部分包括具有32kHz的采样频率的输出的前端输入部分和具有24MHz或者27MHz的采样频率的输出的前端输出部分。

3.权利要求1中记载的NICAM编码器，其中，

双通道ADC具有优于14比特的初始分辨率并以14比特的分辨率提供前端输入部分的输出。

4.权利要求1中记载的NICAM编码器，其中，

预加重滤波器以大于32kHz的频率工作。

5.权利要求1中记载的NICAM编码器，其中，

前端输出部分包括具有插值因子K的数字方根升余弦(SRRC)滤波器、具有可变插值因子L的可变插值器、数字混频器、数字-模拟转换器(DAC)、以及正弦&余弦发生器，其中SRRC滤波器耦合至可变插值器，可变插值器耦合至混频器，混频器耦合至DAC和正弦&余弦发生器。

6.权利要求5中记载的NICAM编码器，

还包括插值器定时电路，该插值器定时电路耦合至SRRC滤波器、可变插值器、以及NICAM处理器，其中插值器定时电路向NICAM处理器、SRRC滤波器和可变插值器提供选通脉冲。

7.权利要求6中记载的NICAM编码器，其中，

插值器定时电路产生用于NICAM处理器和SRRC滤波器的第一选通脉冲信号并产生用于SRRC滤波器和插值器的第二选通脉冲信号，其中插值器定时电路具有包括全加器的N比特加法器，其中N为预定的比特数。

8.权利要求6中记载的NICAM编码器，其中，

插值器定时电路提供选通脉冲以通过以规则的间隔将插值器定时电路的插值器定时电路寄存器复位来使NICAM处理器与前端输出部分同步。

9.权利要求1中记载的NICAM编码器，其中，

NICAM处理器和前端部分包括单集成电路芯片实现。

10.权利要求1中记载的NICAM编码器，其中，

NICAM处理器和前端部分嵌入在音频/视频集成电路中。

11.一种NICAM编码方法，包括：

进行NICAM处理；

将前端处理耦合至NICAM处理，其中前端处理利用从单一系统时钟导出的定时来同步前端处理和NICAM处理，该系统时钟是可整数分频的，

其中，前端处理包括前端输入处理和前端输出处理，前端输入处理耦合至NICAM处理的输入，前端输出处理耦合至NICAM处理的输出，

前端输入处理包括使用双通道模拟-数字转换器(ADC)、因子为N的插值器、因子为M的第一抽取器、预加重滤波器、以及因子为P的第二抽取器，其中ADC耦合至插值器，插值器耦合至第一抽取器，第一抽取器耦合至预加重滤波器，预加重滤波器耦合至第二抽取器。

12.权利要求11中记载的NICAM编码方法，其中，

NICAM处理以728kHz或者364kHz的采样频率工作，前端处理包括以32kHz采样频率工作的前端输入处理和以24MHz、27MHz、或108MHz之一的采样频率工作的前端输出处理。