[发明专利]用于在形成通至导电部件的触点时减少电介质过蚀刻的方法

权利要求书

1.一种用于减少电介质过蚀刻的方法，所述方法包括：

沉积导电或半导体材料层或堆叠；

图案化并蚀刻所述导电或半导体材料层或堆叠以形成多个导电或半导体部件；

在大体平坦的表面上直接沉积第一介电材料层；

在所述导电或半导体部件上方沉积第二介电材料，其中所述第一介电层位于所述导电或半导体部件的上方或下方；

在所述第二介电材料中蚀刻空穴，其中所述蚀刻在所述第一与所述第二介电材料之间具有选择性且所述蚀刻停止在所述第一材料上；及

暴露所述导电或半导体部件的一部分。

2.如权利要求1所述的方法，其中在所述沉积第一介电材料的步骤之前，所述大体平坦的表面共同暴露第三介电材料及所述导电或半导体部件。

3.如权利要求2所述的方法，其中所述形成大体平坦表面的步骤包括通过CMP进行平坦化。

4.如权利要求1所述的方法，其中将所述导电或半导体材料层或堆叠沉积在所述第一介电层上方。

5.如权利要求1所述的方法，其中所述导电或半导体部件包括金属。

6.如权利要求1所述的方法，其中所述导电或半导体部件包括半导体材料。

7.如权利要求1所述的方法，其中所述导电或半导体部件是整体三维存储器阵列的元件。

8.一种用于减少电介质过蚀刻的方法，所述方法包括：

形成第一介电材料层；

在所述第一介电材料上方形成导电或半导体部件且所述导电或半导体部件与所述第一介电材料相接触；

在所述导电或半导体部件上方沉积第二介电材料且所述第二介电材料与所述导电或半导体部件相接触；

在所述第二介电材料中蚀刻空穴，其中所述蚀刻在所述第一与第二介电材料之间具有选择性，且所述蚀刻停止在所述第一介电材料上；及

暴露所述导电或半导体部件的一部分。

9.如权利要求8所述的方法，其中所述第一介电材料为氮化硅、碳化硅或氮氧化硅。

10.如权利要求8所述的方法，其中所述第二介电材料为二氧化硅。

11.如权利要求8所述的方法，其中所述形成导电或半导体部件的步骤包括：

沉积导电或半导体材料层或堆叠；及

图案化并蚀刻所述导电或半导体材料层或堆叠以形成所述导电或半导体部件。

12.如权利要求8所述的方法，其中将所述导电或半导体部件形成在单晶半导体衬底的上方。

13.如权利要求8所述的方法，其中所述导电或半导体部件为整体三维存储器阵列中的元件。

14.一种用于减少电介质过蚀刻的方法，所述方法包括：

沉积导电或半导体材料层或堆叠；

图案化并蚀刻所述导电或半导体材料层或堆叠以形成导电或半导体部件；

将第一介电填充剂沉积在所述导电或半导体部件上方及之间；

实施平坦化以共同暴露所述第一介电填充剂及所述导电或半导体部件，从而形成大体平坦的表面；

将介电蚀刻停止层直接沉积于所述平坦表面上；

将第二介电材料沉积在所述介电蚀刻停止层上；

在所述第二介电材料中蚀刻空穴，其中所述蚀刻在所述第二介电材料与所述介电蚀刻停止层之间具有选择性，其中所述蚀刻停止在所述介电蚀刻停止层上；及

蚀刻所述介电蚀刻停止层的一部分以暴露所述导电或半导体部件的若干部分。

15.如权利要求14所述的方法，其中所述介电蚀刻停止层包括氮化硅、氮氧化硅或碳化硅。

16.如权利要求14所述的方法，其中通过CMP实施所述平坦化步骤。

17.如权利要求14所述的方法，其中所述导电或半导体部件是整体三维存储器阵列中的元件。

18.如权利要求14所述的方法，其中所述导电或半导体部件是线路。

19.如权利要求14所述的方法，其中所述导电或半导体部件包括金属。

20.如权利要求19所述的方法，其中所述金属是钨或钨合金或化合物。