[发明专利]本发明的低功率阵列乘法器背景

权利要求书

1.一种将两个运算数相乘的方法，其包含：

将两个运算数输入到阵列乘法器中，其中所述阵列乘法器包含含有N×M个阵列元件的阵列和最终进位传播加法器，使得至少一个运算数朝向所述阵列的最高有效行或列位移，以减少用于计算所述运算数的乘积的阵列元件的数目；以及在所述阵列乘法器中将所述运算数相乘。

2.根据权利要求1所述的方法，其中将两个运算数输入到阵列乘法器中包含将所述运算数输入到所述阵列乘法器，使得每一位移运算数的最高有效位与所述阵列的最高有效位对准。

3.根据权利要求1所述的方法，其中将两个运算数输入到阵列乘法器包含将所述运算数输入到所述阵列乘法器，使得至少一个运算数的最低有效位与所述阵列的预定行或列对准。

4.根据权利要求1所述的方法，其进一步包含在最低有效位位置中用一个或一个以上零填补每一位移运算数，以防止未使用的阵列元件的切换。

5.根据权利要求1所述的方法，其进一步包含切断到达未使用的阵列元件的功率。

6.根据权利要求1所述的方法，其进一步包含通过依据所述运算数的位宽度在一时间从所述阵列乘法器处取出所述运算数的乘积来缩短等待时间。

7.根据权利要求1所述的方法，其进一步包含将选定阵列元件连接到所述最终进位传播加法器以绕过所述选定阵列元件与所述最终进位传播加法器之间的未使用的阵列元件。

8.根据权利要求7所述的方法，其中将选定阵列元件连接到所述最终进位传播加法器包含产生控制信号且响应于所述控制信号选择性地将所述选定阵列元件的输出连接到所述最终进位传播加法器。

9.根据权利要求1所述的方法，其进一步包含将选定阵列元件连接到所述阵列乘法器的输出以绕过所述进位传播加法器。

10.根据权利要求9所述的方法，其中将选定阵列元件连接到所述阵列乘法器的输出包含产生控制信号且响应于所述控制信号选择性地将所述选定阵列元件的输出连接到所述阵列乘法器的各个输出。

11.一种阵列乘法器，其包含：

阵列，其包含排列成行和列的多个阵列元件；

最终进位传播加法器，其以操作形式连接到所述阵列；以及

控制逻辑，其用于将两个运算数输入到所述阵列，使得至少一个运算数朝向所述阵列的最高有效行或列位移，以减少用于计算所述运算数的乘积的阵列元件的数目。

12.根据权利要求11所述的阵列乘法器，其中所述控制逻辑将所述运算数输入到所述阵列乘法器，使得每一位移运算数的最高有效位与所述阵列的最高有效行或列对准。

13.根据权利要求11所述的阵列乘法器，其中所述控制逻辑将所述运算数输入到所述阵列乘法器，使得每一位移运算数的最低有效位与所述阵列的预定列对准。

14.根据权利要求11所述的阵列乘法器，其中所述控制逻辑在最低有效位位置中用一个或一个以上零填补每一位移运算数，以防止未使用的阵列元件的切换。

15.根据权利要求11所述的阵列乘法器，其中所述控制逻辑切断到达未使用的阵列元件的功率。

16.根据权利要求11所述的阵列乘法器，进一步其中所述控制逻辑依据所述运算数的位宽度在一时间从所述阵列乘法器处取出所述运算数的乘积。

17.根据权利要求11所述的阵列乘法器，其中所述控制逻辑将选定阵列元件耦合到所述最终进位传播加法器，以绕过所述选定阵列元件与所述最终进位传播加法器之间的未使用的阵列元件。

18.根据权利要求17所述的阵列乘法器，其中所述控制逻辑通过为选定阵列元件产生控制信号而将所述选定阵列元件耦合到所述最终进位传播加法器，且其中所述选定阵列元件响应于所述控制信号而将总和输出到所述最终进位传播加法器。

19.根据权利要求11所述的阵列乘法器，其中所述控制逻辑将选定阵列元件耦合到所述阵列乘法器的各个输出以绕过所述进位传播加法器。

20.根据权利要求19所述的阵列乘法器，其中所述控制逻辑通过为选定阵列元件产生控制信号而将所述选定阵列元件耦合到所述阵列乘法器的各个输出，且其中所述选定阵列元件将总和直接输出到所述阵列乘法器的各个输出。