[发明专利]划分主干像素布局

说明书

技术领域

本发明一般涉及数字图像传感器，且更具体地说，涉及一种具有高量子效率的像素单元阵列结构。

背景技术

通常，数字成像器阵列包括像素单元的焦平面阵列，其中所述单元中的每一者包括光电传感器(例如，光电门、光电导体或光电二极管)。在CMOS成像器中，读出电路连接到每一像素单元，所述像素单元通常包括源极跟随器输出晶体管。光电传感器将光子转换为电子，所述电子通常转移到存储节点(例如，连接到源极跟随器输出晶体管的栅极的浮动扩散区)。可包括电荷转移装置(例如，晶体管)以用于将电荷从光电传感器转移到浮动扩散区。另外，此类成像器单元通常具有用于在电荷转移之前将存储节点复位到预定电荷电平的晶体管。由行选择晶体管将源极跟随器晶体管的输出门控为像素输出信号。

示范性CMOS成像电路、其处理步骤和成像电路的各种CMOS元件的功能的详细描述在(例如)第6,140,630号美国专利、第6,376,868号美国专利、第6,310,366号美国专利、第6,326,652号美国专利、第6,204,524号美国专利和第6,333,205号美国专利中描述，每个所述专利均转让给Micron Technology，Inc。每个前述专利的揭示内容均以全文引用的方式并入本文中。

参看图1和图2，其分别说明常规CMOS像素单元100的俯视图和横截面图，当入射光187撞击光电二极管光电传感器120的表面时，在光电二极管光电传感器120的p-n结(在n型积累区122与p+表面层123的边界处描绘)中产生电子/空穴对。所产生的电子(光电荷)被收集在光电传感器120的n型积累区122中。光电荷经由转移晶体管106从初始电荷积累区122移动到浮动扩散区110。浮动扩散区110处的电荷通常由源极跟随器晶体管108转换为像素输出电压，且随后经由行选择晶体管109在列输出线111上输出。

常规的CMOS成像器设计(例如图1针对像素单元100所展示的)提供接近百分之五十的填充系数，这意味着仅一半的单元100用于将光转换为电荷载流子。如图所示，单元100只有一小部分包含光电传感器120(例如，光电二极管)。像素单元100的剩余部分包括隔离区102(展示为衬底101中的STI区)、耦合到转移晶体管106的转移栅极106′的浮动扩散区110以及用于具有各自栅极107′、108′和109′的复位晶体管107、源极跟随器晶体管108和行选择晶体管109的源极/漏极区115。在常规的像素单元100布局中，复位、源极跟随器和行选择晶体管栅极107′、108′和109′中的每一者被连续对准，从而共用源极/漏极区115，且每个像素单元100需要相当大的表面区域。随着所需的像素缩放不断减小像素100的总面积，创造利用最小量的表面区域的高灵敏度光电传感器，或者找到较有效像素单元布局以最小化像素单元的非感光组件所需的区域从而维持光电传感器的相对较大区域变得越来越重要。

另外，常规存储节点(例如浮动扩散区110)具有有限量的电荷存储容量。一旦达到此容量，像素单元便变得较不有效。一旦超过所述电荷存储容量，便发生不理想的现象(称为“溢出”)，借此“超过容量”电荷逸出到像素单元100的不当部分或逸出到邻近的像素单元。用于处理此有限电荷存储容量的一种建议的解决方案是添加连接到浮动扩散区110的电容器。所述电容器用于存储所述额外的超过容量的电荷，因而电荷不会流动到所述单元的其它区域或流动到相邻单元。然而，此解决方案的问题在于额外的电容器在单元中占用原本用于增加单元光电传感器尺寸的空间，进而降低了像素单元和整个阵列的潜在填充系数。

因此，需要且期望一种具有改进的填充系数和电荷存储容量的更有效的像素单元阵列结构。

发明内容

如各个示范性实施例中所说明，本发明提供一种像素单元阵列结构，其具有排列成划分主干像素布局且共用共同像素单元组件的多个像素单元。所述像素单元和阵列结构增加填充系数，且进而增加像素单元阵列的量子效率。共同像素单元组件由阵列中的多个像素单元共用，且可包括与从像素单元读出信号相关联的若干组件。所述划分主干布局可在一个主干上提供由浮动扩散区分离的转移晶体管和复位晶体管，且在分离主干上提供源极跟随器晶体管和行选择晶体管。每一主干具有各自有源装置区域。

根据本发明的示范性实施例，像素单元结构包括位于第一主干上的用于多个像素的共用转移栅极浮动扩散区和复位栅极，所述第一主干与在第二主干上的共用行选择和源极跟随器晶体管分离。在其它示范性实施例中，源极跟随器晶体管栅极是电容器的底部电极的一部分。

附图说明