[发明专利]焊料补片形成方法及半导体元件的安装方法

说明书

技术领域

本发明涉及一种用于在配线基板上安装半导体元件的焊料补片形成方法、及在配线基板上安装具有通过该形成方法制作而成的焊料补片的半导体元件的半导体元件的安装方法。

背景技术

近年来，随着电子设备的小型化、高功能化，信号处理的数字化、高频化正在发展之中。在这些电子设备中，对于核心部件即半导体元件而言，随着电路规模的增大，要求连接端子的多针脚化、窄节距化。进而在半导体元件和配线基板间的配线延迟的降低及噪声的防止也成为重要的课题。因此，对于半导体元件和配线基板的连接方式而言，代替以现有的引线接合为主体的安装方式而采用倒装片安装方式。

而且，在该倒装片安装方式中，在半导体元件的电极端子上形成作为突起电极的焊料补片，并经由该焊料补片与配线基板上形成的连接端子一并接合的焊料补片连接法被广泛使用。但是，在现有的焊料补片形成方法中，由于需要将焊料暂时熔融，故只能得到半球状补片。因此，难以应对窄节距化、多针脚化。

另一方面，也采用在半导体元件的电极端子上形成由金(Au)等金属构成的补片，并利用导电性粘接剂及各向异性导电性粘接剂将该补片和配线基板的连接端子连接的方法。但是，在这些方法中，与现有的采用焊料补片的连接相同，不能充分应对窄节距化、多针脚化。

另外，近年来的电子电路是以半导体元件为主体构成的。因此，将这些半导体元件高密度且廉价地安装在配线基板上是在实现电子设备的低成本化及小型化、高功能化方面所要求的。

对于这样的要求，专利文献1中记载有将形成于电极端子上的补片形状作成底面的一边例如为10～60μm且其前端尖的四棱锥状的技术。通过将补片的前端作成尖的形状，不会发生配线基板和半导体元件连接时的导通不良，从而可实现高密度安装。

另外，专利文献2中记载有如下技术，即，将配线基板的连接端子形成为突起状，另一方面，在半导体元件的电极端子上形成配线基板侧的突起部可嵌合的凹部，并在该半导体元件侧的凹部嵌合了配线基板侧的突起部的状态下，在配线基板上安装半导体元件。需要说明的是，端子间的接合通过使设于凹部的低融点金属回流而进行。由此，可进行能够应对电极端子间的窄小化且连接强度高的高密度安装。

另外，作为类似的技术，专利文献3中记载有如下技术，即，在配线基板的连接端子上设置与半导体元件的突起电极形状吻合的形状的凹部，并通过将半导体元件的突起电极嵌合到配线基板的凹部而在配线基板上安装半导体元件。由此，可进行配线基板和半导体元件的接合强度强且可靠性优良的高密度安装。

而且，在专利文献4中记载有如下技术，即，在配线基板上形成在配线基板的连接端子处设置了开口的绝缘树脂层，通过将半导体元件侧的突起电极嵌合到配线基板侧的开口部而在配线基板上安装半导体元件。需要说明的是，端子间的接合是通过使装填到开口部的焊料回流而进行的。由此，可进行无连接不良且可靠性优良的高密度安装。

专利文献1：日本特开2002-93842号公报；

专利文献2：日本特开平5-13496号公报；

专利文献3：日本特开平11-17050号公报；

专利文献4：日本特开2000-100868号公报。

发明内容

专利文献1中记载的技术中，补片形状的加工是通过在形成于基板上的孔内形成锡膜，由此形成前端尖的锡膜，并将该锡膜转印到半导体元件的连接端子上与之接合而进行的，因此，制造工序复杂，难以降低补片形成成本。

另外，专利文献2～4中记载的技术中，在配线基板或半导体元件的其中的一个端子上形成凹部，并在该凹部内嵌合在配线基板或半导体元件的另一个端子上形成的突起部，从而在配线基板上安装半导体元件这一方面是共通的，但该凹部的形成工序都复杂，因此难以降低补片形成成本。

即，在专利文献2中，形成于半导体元件的连接端子上的凹部是通过在连接端子上将金突起部环状镀敷而形成的。该情况下，也难以与配线基板的突起电极一致地形成凹部形状。

另外，在专利文献3中，形成于配线基板的电极端子上的凹部是如下形成的，即，通过在利用丝网印刷而供给到配线基板上的导电膏上按压半导体元件的突起电极来形成凹部，之后将导电膏烧结。该情况下，需要将导电膏的厚度形成为与突起电极的高度相同，从而也难以进行导电膏(电极端子)的加工。