[发明专利]内装半导体元件的印刷布线板及其制造方法有效
申请号: | 200680019714.0 | 申请日: | 2006-11-28 |
公开(公告)号: | CN101189717A | 公开(公告)日: | 2008-05-28 |
发明(设计)人: | 吉野裕;白井孝浩;上远野臣司;川本峰雄;榎本实;后藤正克;荒木诚;户田直树 | 申请(专利权)人: | 日本CMK株式会社;株式会社瑞萨东日本半导体 |
主分类号: | H01L23/12 | 分类号: | H01L23/12;H05K3/46 |
代理公司: | 上海专利商标事务所有限公司 | 代理人: | 张鑫 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元件 印刷 布线 及其 制造 方法 | ||
技术领域
本发明涉及用绝缘膜覆盖半导体元件的内装半导体元件的印刷布线板及其制造方法。
背景技术
以往,随着便携式设备的小型化、薄型化、以及高性能化的进展,要求减薄设备的总厚度。作为应对这一要求的一个方案,提出了内装半导体元件的印刷布线板。
以往,内装半导体元件的印刷布线板在封装材料上也形成布线电路,实施高密度布线(例如参照专利文献1)。
另外,以往的内装半导体元件的印刷布线板,主要对有机基板实施锪孔加工,形成凹下部分,将半导体元件安装在该凹下部分中,用丝焊连接后,用封装材料封装前述半导体元件,然后在上层形成布线层(例如参照专利文献2)。
专利文献1:特开平9-46046号公报
专利文献2:特开2001-15926号公报
但是,在以往的内装半导体元件的印刷布线板中,存在以下那样的问题。
首先,用图9(A)来说明上述以往的内装半导体元件的印刷布线板的第1个问题。该图9(A)所示的内装半导体元件的印刷布线板600是这样构成,它在将半导体元件602与衬底基板601用焊丝603连接后,包含该焊丝603在内,用封装材料604封装半导体元件602。但是,由于封装材料为了缓和半导体元件602与有机基板的侧方及上层的布线层605的线膨胀系数,多数含有无机填料,成为树脂成分少的组成,因此产生的问题是,通过形成电路时的去污斑处理,仅在封装材料604的表面容易过度粗化,因后道工序的热过程等,布线电路与封装材料604的密封性差,容易剥离。图9(B)所示为这样的布线电路剥离606的状态的剖视图。
接着,说明图10(A)所示的埋入半导体元件701的印刷布线板700的以往的第2个问题。该内装半导体元件的印刷布线板700是这样构成,它在绝缘基板的实施锪孔加工的凹下部分安装半导体元件701,通过焊丝702连接之后,包含该焊丝702在内,用作为封装材料703的环氧树脂封装半导体元件701。
但是,若调节封装材料703的填充量,少填充一些,则产生的问题是,在与上层的布线层之间产生间隙704,在安装表面安装元器件时因回流等进行的加热而使间隙膨胀,产生裂纹或上层的布线基板像图10(B)所示那样的剥离705。
再进一步,用图11(A)来说明以往的第3个问题。该图11(A)所示的内装半导体元件的印刷布线板800是这样构成,它包含焊丝在内,用封装材料801封装半导体元件。但是,在封装材料801的填充量增多时,产生的问题是,由于在侧方的布线基板上面也有封装材料801溢出,因此增加研磨工序。
再加上,不仅增加研磨工序,而且由于封装材料的材质与侧方的布线基板的材质不同,因此难以均匀研磨,如图11(B)所示,还产生在封装材料801的表面容易形成凹凸802那样的问题。
在不能均匀研磨填充封装材料801的表面时,上层的布线层也受到凹凸的影响,难以形成平坦形状。即,上层的布线层受到凹凸的影响,在布线电路形成时,难以形成微细电路(特别是50μm)以下的电路。
再有,在封装材料801中,由于含有较多的无机填料等填充材料,因此与上层的布线基板的密封性也产生问题。
另外,若用封装材料801将安装半导体元件的凹下部分全部覆盖,则如上所述,由于封装树脂的无机填料的填充量多,树脂成分少,因此还产生的问题是,在层间连接的通孔或通路等开孔工序后的去污斑处理时,不能保持孔的形状。
本发明正是鉴于上述那样的以往问题而提出的,为作为解决课题,提供一种内装半导体元件的印刷布线板及其制造方法,其中在印刷布线板内装有半导体元件,即使采用为了防止吸湿的封装材料覆盖半导体元件,也没有因封装材料的填充不够而产生间隙的问题,另外反之即使将填充材料填充过多,也不需要研磨等后道工序,而且与上层的布线基板的密封性好。
发明内容
为解决上述课题,本发明的内装半导体元件的印刷布线板,用绝缘膜覆盖内装的半导体元件的至少下表面、上表面或侧面,同时在它的侧方及上方形成绝缘层。
为解决上述课题,本发明的内装半导体元件的印刷布线板的制造方法,具有以下工序:在衬底基板上安装半导体元件,并用绝缘膜覆盖该半导体元件的至少下表面、上表面或侧面的工序;在前述半导体元件的侧方配置并层叠半固化状态的绝缘片的工序;以及在前述半导体元件的上方配置并层叠半固化状态的绝缘片的工序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日本CMK株式会社;株式会社瑞萨东日本半导体,未经日本CMK株式会社;株式会社瑞萨东日本半导体许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680019714.0/2.html,转载请声明来源钻瓜专利网。