[发明专利]局部化SOI上方的无电容器DRAM

说明书

技术领域

本发明大体上涉及一种局部化绝缘体上硅(“SOI”)半导体设计，且更具体地说，涉及在动态随机存取存储器(“DRAM”)阵列中形成局部氧化物。

背景技术

使用绝缘体上硅或SOI衬底通常能够在绝缘体(例如氧化物)上方制造典型的电路元件。在一种应用中，可在SOI上形成无电容器DRAM。使用SOI设计与传统硅衬底相比增加了针对这些无电容器DRAM的存取晶体管的浮体效应，从而产生远为更有效的存储。在此类DRAM中编程浮体可通过碰撞电离(“II”)或通过栅极引发漏极泄漏(“GIDL”)来进行。感测是非破坏性的且在较低电压下使用电阻或电流感测方法来进行。对经由GIDL的无电容器DRAM的进一步描述可在Yoshida等人的“A Design of a CapacitorlessIT-DRAM Cell Using Gate-induced Drain Leakage(GIDL)Current for Low-power andHigh-speed Embedded Memory.Technical Digest”(2003年国际电子装置会议，第913-916页)(IEEE Cat.No.03CH37457，2003)中找到，其内容以全文引用的方式并入本文中。

发明内容

根据本发明的一个实施例，揭示一种在局部化绝缘体上硅上方形成无电容器DRAM的方法。所述方法包含以下步骤：提供硅衬底；以及在所述硅衬底内界定硅柱阵列。在硅衬底的至少一部分上方且在硅柱之间界定绝缘体层。在绝缘体层上方在硅柱周围界定绝缘体上硅层，且在绝缘体上硅层内部和上方形成无电容器DRAM。

根据本发明的另一实施例，揭示一种形成存储器芯片的方法。所述方法包含以下步骤：在存储器芯片上界定外围区和存储器阵列区。在存储器阵列区中形成至少一个绝缘体上硅区，而在外围区中没有形成绝缘体上硅区。在至少一个绝缘体上硅区上或内部形成至少一个无电容器DRAM。

根据本发明的另一实施例，揭示一种存储器装置。所述存储器装置包含源极和漏极。所述存储器装置进一步包含形成在所述源极与所述漏极之间的浮体，所述浮体界定在局部化绝缘体上硅内。所述存储器装置进一步包含邻近于浮体的栅极。

根据本发明的另一实施例，揭示一种集成电路。所述集成电路包含外围区和阵列区。在所述阵列区内形成至少一个局部化绝缘体上硅。所述集成电路进一步包含形成在阵列区内的源极和漏极。在所述至少一个局部化绝缘体上硅内在所述源极与所述漏极之间形成浮体。集成电路进一步包含邻近于浮体的栅极。

根据本发明的另一实施例，揭示一种系统。所述系统包含源极以及第一漏极和第二漏极。所述系统进一步包含形成在源极与第一漏极之间的第一浮体以及形成在源极与第二漏极之间的第二浮体，所述浮体界定在局部化绝缘体上硅内。所述系统进一步包含邻近于第一浮体的第一栅极以及邻近于第二浮体的第二栅极。

根据本发明的一个实施例，揭示一种操作无电容器DRAM的方法。所述方法包含以下步骤：将浮体置于第一状态中，以及通过测量无电容器DRAM的源极处的第一电流来检测所述第一状态。所述浮体界定在局部化绝缘体上硅内。

附图说明

图1是上面已经执行根据本发明一个实施例的局部SOI形成过程的第一步骤的存储器装置的一部分的示意性横截面图。

图2说明上面已经执行根据本发明一个实施例的局部SOI形成过程的第二步骤的图1的存储器装置。

图3说明上面已经执行根据本发明一个实施例的局部SOI形成过程的第三步骤的图1的存储器装置。

图4说明上面已经执行根据本发明一个实施例的局部SOI形成过程的第四步骤的图1的存储器装置。

图5说明上面已经执行根据本发明一个实施例的局部SOI形成过程的第五步骤的图1的存储器装置。

图6说明构建于图5的局部SOI衬底上方的无电容器DRAM。

图7是图6的无电容器DRAM的局部俯视平面图。

具体实施方式

尽管本发明的优选实施例结合无电容器DRAM来说明局部SOI，但应了解这些形成局部SOI的方法同样可并入到其它集成电路制作中。另外，尽管依据特定DRAM制作技术来描述以下方法，但所属领域的技术人员将众所周知的是，此类技术可由其它制作和修改半导体材料的方法替代。

SOI通常通过均匀层转移来形成。因此，为了在SOI上方制造无电容器DRAM，举例来说，存储器装置的阵列和外围的整个表面并入有SOI衬底。然而，尽管在阵列内需要SOI，其中绝缘体增强浮体作用，但其不利地影响外围中的芯片性能。