[发明专利]用于4.5F2动态随机存取存储器单元的具有接地栅极的沟槽隔离晶体管和其制造方法

说明书

技术领域

本发明大体上涉及存储器装置，且明确地说，涉及隔离DRAM装置的存取晶体管构造的系统和方法。

背景技术

在例如动态随机存取存储器(“DRAM”)等存储器结构中使用例如场效应晶体管(FET)等存取晶体管，以用于控制对用于存储代表存储器中所含的信息的电荷的电容器的存取。存取晶体管需要能够在断开时提供高阻抗且在接通时提供低阻抗连接。

DRAM和其它存储器使用一种寻址方案，藉此选择耦合到许多晶体管栅极的字线，且同时选择耦合到许多晶体管漏极的位线或数字线。接通位于选定字线与选定数字线的交叉点处的存取晶体管，且存取所述存储器单元。

在DRAM中，电荷泄漏效应使得必须周期性刷新存储器中所存储的信息。刷新DRAM又导致存储器操作中的电力消耗和延迟增加。因此，需要降低DRAM中的电荷泄漏效应。

一个电荷泄漏来源是寄生导电。在接通位于选定字线与选定数字线的交叉点处的存取晶体管的同时，许多其它存取晶体管由于所述存取晶体管的漏极耦合到选定数字线的缘故而具有漏极电压。这些存取晶体管展现由于漏极电压引起的某种寄生导电。

另外，需要最小化例如DRAM等存储器所需的区域。对越来越小的半导体的需要导致在半导体晶片上将邻近晶体管较紧密地放置在一起。这又产生较紧密放置在一起的晶体管的耗尽区，同时仍然要求将各种电路元件彼此电隔离。一种用以在晶体管周围形成较小耗尽区的方法是增加衬底掺杂浓度。然而，较高掺杂水平增加了硅中的污染物水平，这又增加了晶体管的泄漏电流。

在另一种用以维持各种电路元件彼此电隔离的方法中，在半导体中制作电隔离结构。然而，电隔离结构需要DRAM或其它集成电路上的空间。已经开发出各种技术来减少用于电隔离结构的区域。如图1所说明的，一种用于提供电隔离且同时需要相对较少空间的技术是在晶体管构造100的各部分之间放置隔离沟槽102。然而，在某些类型的集成电路中，寄生导电的一部分是由于角隅效应引起的，所述角隅效应是使用沟槽隔离技术的人为结果。

图1还说明围绕每个晶体管构造100的栅极构造的耗尽区104。隔离沟槽102没有周围耗尽区。

发明内容

在第一存取晶体管构造与第二存取晶体管构造之间构造具有接地栅极的晶体管或隔离晶体管，以提供存储器装置的存取晶体管构造之间的隔离。在实施例中，存储器装置是DRAM。在另一实施例中，存储器装置是4.5F2 DRAM单元。在实施例中，存取晶体管构造是两侧围绕存取晶体管。

存取晶体管构造之间的隔离晶体管在隔离晶体管的栅极下方形成耗尽区，使得衬底中的电子移离所述栅极。这夹断隔离晶体管的耗尽区，并将其与邻近存取晶体管构造的耗尽区合并。显著减少了泄漏电流，因为在合并的耗尽区中没有地方容纳电子。可将耗尽区紧密地放置在一起，以产生较小半导体。此外，还可使用硅衬底的较低掺杂浓度。

本发明的一个实施例是一种存储器装置，其包含：半导体衬底；与所述半导体衬底相关联的多个电荷存储装置；与所述半导体衬底相关联的多个数字线；电插入在电荷存储装置与数字线之间的多个栅极，其中栅极、电荷存储装置和数字线界定存储器单元，其中形成所述栅极以便凹进到半导体衬底中，使得在半导体衬底内形成第一耗尽区，且使得当激活所述栅极时，在半导体衬底内在凹进栅极的周边周围形成导电路径，以进而允许电荷在电荷存储装置与相应数字线之间流动；以及多个隔离结构，所述多个隔离结构经形成以便凹进在半导体衬底内且以便在半导体衬底内界定第二耗尽区。

本发明的另一实施例是一种存储器装置，其包含：具有第一表面的衬底；在所述衬底上以某一图案排列的多个存储器单元，其中所述多个存储器单元包括电荷存储装置和经形成以便延伸到衬底中的凹进存取装置，其中所述凹进存取装置在衬底中诱发耗尽区且进一步在衬底内在凹进存取装置的凹进周边周围界定电路流动路径；以及形成在所述衬底中的多个隔离结构，以便将所述多个存储器单元彼此隔离，其中所述多个隔离结构包含经形成以便延伸到衬底中的凹进存取装置，其中所述多个隔离结构在衬底中诱发第二耗尽区。