[发明专利]半导体器件及这种器件的制造方法

权利要求书

1.一种半导体器件(10)，具有衬底(11)和硅半导体本体(12)，包括具有晶体管(T)的有源区(A)和围绕有源区(A)的无源区(P)，并且配置有与从半导体本体(12)的表面下陷的金属材料导电区(2)相连的金属材料的掩埋导电区(1)，其特征在于：所述掩埋导电区(1)至少形成在半导体本体(12)的有源区的位置处。

2.根据权利要求1所述的半导体器件(10)，其特征在于：用与形成晶体管的连接导体(7、8)的材料相同的材料填充掩埋导电区(1)和下陷的导电区(2)。

3.根据权利要求1或2所述的半导体器件(10)，其特征在于：掩埋导电区(2)与半导体本体(12)的表面间隔开比无源区(P)的厚度小的距离。

4.根据权利要求1、2或3所述的半导体器件(10)，其特征在于：半导体本体(12)的一部分(D)位于无源区(P)和有源区(A)之间，并且在所述部分(P)中形成下陷的导电区(2)。

5.根据权利要求1、2、3或4所述的半导体器件(10)，其特征在于：在位于无源区(P)外部的半导体本体的一部分(D2)中形成掩埋导电区(1)。

6.根据任一前述权利要求所述的半导体器件(10)，其特征在于：无源区(P)包括所谓的沟槽隔离区。

7.根据任一前述权利要求所述的半导体器件(10)，其特征在于：晶体管包括双极型晶体管，并且所述晶体管配置有位于掩埋导电区(1)中的集电极区(33)。

8.根据权利要求1至6任一项所述的半导体器件(10)，其特征在于：晶体管包括在掩埋导电区(1)中配置有沟道区的MOS晶体管。

9.一种制造具有衬底(11)和硅半导体本体(12)的半导体器件的方法，所述硅半导体本体(12)包括具有晶体管(T)的有源区(A)和围绕所述有源区(A)的无源区(P)，并且配置有与从半导体本体(12)的表面下陷的金属材料的导电区(2)相连的金属材料的掩埋导电区(1)，其中掩埋导电区(1)是通过SiGe区(1A)形成的，所述方法的特征在于以下步骤：

在半导体本体的有源区(A)内，通过在其硅部分上形成单晶SiGe区(1A)来形成半导体本体(12)；

通过半导体本体(12)上的外延形成半导体本体(12)的额外硅部分(12A)；

形成从表面至SiGe区(1A)的开口下陷区(2A)；

通过SiGe区(1A)的选择性刻蚀在SiGe区(1A)的位置处形成腔体(1B)；以及

用金属材料填充所述腔体(1B)，从而在所述位置处形成掩埋导电区(1)。

10.根据权利要求9所述的方法，其特征在于：用金属材料填充开口下陷区(2A)，以便形成下陷的导电区(2)。

11.根据权利要求9或10所述的方法，其特征在于：通过形成沟槽隔离区来形成无源区(P)。

12.根据权利要求11所述的方法，其特征在于：将下陷的导电区(1)形成于无源区(P)的外部。

13.根据权利要求9至12的任一项所述的方法，其特征在于：在已经形成晶体管之后并且在已经将绝缘层(13)沉积到半导体本体(12)上之后形成开口下陷区(2A)，在已经用掩模(M)覆盖了触点开口(C)之后，所述绝缘层配置有用于晶体管的触点开口以及在待形成的开口下陷区(2A)的位置处的额外开口。

14.根据权利要求9至13任一项所述的方法，其特征在于：将额外的SiGe区(1C)形成于半导体本体(12)的所述额外的硅部分(12A)上，在所述额外区上形成了半导体本体(12)的另一个硅部分(12B)，其中SiGe区(1A)和所述额外的SiGe区(1C)分别与半导体本体(12)的表面间隔开比无源区(P)的厚度更大或更小的距离。

15.根据权利要求14所述的方法，其特征在于：在形成腔体(1B)之后，通过刻蚀掉相邻硅将所述腔体(1B)扩大至所述额外的SiGe区(1C)。