[发明专利]具有改进的尖端轮廓的晶体管及其制造方法

说明书

领域

本发明的实施例涉及半导体晶体管及其制造方法，尤其涉及通过利用改进的尖端轮廓来提高晶体管性能。

背景

硅互补金属氧化物半导体(“COMS”)技术是主要的微电子技术。CMOS提供高的可靠性、高水平的集成、低功耗，并且成本效率很高。对于低频应用，CMOS极可能仍是主要技术。然而，硅中的电子或空穴迁移率及其它物理限制会防碍需要高晶体管转换速率的较高速度的应用将CMOS的利用程度。

最近特别是随着晶体管特征尺寸(例如，栅长度)的减小，用于提高CMOS晶体管的性能的开发包括结合异介电材料(exotic dielectric material)、钴和镍源区和漏区、用于互连级别的铜和低介电常数材料以及用于晶体管栅的高介电常数材料。此外，用于晶体管的源区和漏区的形状、构造及材料选择已成为积极的研究的源头。

如上介绍的用于晶体管的区域的新材料的增加还伴随着新处理技术，该处理技术自身或与新材料结合提高以其制造的晶体管的性能。改进的处理技术还可提供在其它情况下难以获得或商业上可用于大量制造的晶体管结构。

附图简述

图1：包括具有通过干法蚀刻技术形成的带尖端凹槽的epi-尖端结构的晶体管的衬底横截面的图示。

图2：在形成绝缘体、栅和侧壁隔片后，实施例的衬底横截面的图示。

图3：形成掩模层后，图2的衬底横截面的图示。

图4：使掩模图案化以暴露源区和漏区后，图3的衬底横截面的图示。

图5：实施例的湿法蚀刻以形成源区和漏区后，图4的衬底横截面的图示。

图6：形成源区和漏后，图5的衬底横截面的图示。

图7：用于两个相邻晶体管的实施例的湿法蚀刻后，衬底横截面的图示。

图8：形成源和漏后，图7的衬底横截面的图示。

图9：形成硅化物后，图8的衬底横截面的图示。

详细描述

将描述具有改进的源和漏尖端结构的晶体管的实施例及其制造方法。将对如附图所示的这些实施例的描述进行详细引用。尽管将结合这些附图描述实施例，但不打算将它们限于本文公开的附图。相反，目的是覆盖由所附权利要求限定的所述实施例的精神和范围内的所有选择、修改和等价技术方案。

简言之，实施例是改进的晶体管结构及该结构的制造方法。具体地，实施例的湿法蚀刻形成具有改进的尖端形状的源区和漏区，以通过改进短沟道效应的控制、增加饱和电流、改进冶金栅长度(metallurgical gate length)的控制、增加载流子迁移率以及减小源和漏与硅化物之间的界面处的接触电阻来提高晶体管的性能。

图1示出本领域已知的形成于衬底100上的金属氧化物半导体(MOS)晶体管，它包括栅102、绝缘体104、侧壁隔片103、源105和漏106。源105和漏106形成于准备有底切蚀刻的区域中，使得源105和漏106横向延伸到栅102以下。浅离子注入和快速热退火或闪速退火处理技术用于形成源106和漏106的尖端。形成源105和漏106区的蚀刻是干法蚀刻(例如，基于SF₆的等离子体蚀刻)。实施例的干法蚀刻形成了如图所示的“子弹形状的”源105和漏106尖端区域。此外，干法蚀刻生成了很大浓度的污染物107(例如，F、Cl₂、C和O₂)和削弱源105区和漏106区材料的外延沉积的表面不均匀性。