[发明专利]无铅半导体封装件

说明书

技术领域

本发明大致有关半导体装置封装，且详而言之，有关具有有机基片的半导体封装件。

背景技术

有关极大规模整合技术的高密度与性能的逐步提升的需求创造了在电路组件与外部的电性电路之间电性连接设计与实作的重大挑战。集成电路(IC)装置，不论是单独的主动(active)装置、单独的被动装置、在单一芯片内的多个主动装置、或在单一芯片内的多个被动与主动装置，在该些装置与其它电路组件或结构之间需要适当的输入/输出(I/O)连接。

半导体装置的装置小型化与总是增加的密度需要总是增加的I/O端数目与电性连接的改良。支持增加装置密度的一种技术包含从周边引线接合(wire bonding)至区域阵列芯片互连的移动。区域阵列互连封装技术的一例子是覆晶(flip chip)技术。在覆晶技术中，在芯片(die)之表面上的焊锡凸块(solder bump)的大区域阵列直接地将”覆接的”芯片(“flipped”die)耦合至在封装件基片的表面上的各自的焊垫(solder pad)。在一个实作中，焊接大量的管脚导脚(pin lead)至在封装件基片的相对表面上的各自的填锡(solder fillet)，导致了管脚栅格阵列(pin grid array)封装件。该管脚栅格阵列封装件容纳了增加的I/O端数目并在芯片下直接提供电信号。

目前，使用铅(Pb)当作焊锡(solder)的主要成分，例如高达95wt％的焊锡可能是铅(Pb)。因此，在焊锡凸块中的焊锡、在封装件基片的芯片面上的焊垫、与在封装件基片的管脚面上的填锡的使用，转变成铅(Pb)的普遍与广泛的使用。然而，铅(Pb)的替换物是高度所希望的，因为例如在电子电路中，有关环境保护的规定需要排除铅(Pb)。这样的需求创造了在焊锡材料中取代铅(Pb)的重大挑战。如上述讨论的管脚栅格阵列的例子所显示，在半导体封装技术中，包含铅(Pb)的焊锡最广泛使用的互连材料。

然而，将在焊锡中长期建立使用的铅(Pb)以其它材料取代意味着重大的挑战。例如，必须维持处理”温度阶层(temperature hierarchy)”而须制作可靠的电接点与机械连接。例如，在覆晶技术中，处理温度阶层要求使用用于管脚焊锡的填锡，该等填锡具有低于有机基片分解温度的回焊(reflow)温度，亦即使焊锡的流动足以形成电性连接的温度。此外，在封装件基片的芯片面上的焊垫中使用的焊锡应该具有低于使用在管脚焊锡中的填锡中的焊锡的回焊温度。

因此，在本技术领域中有需要将在焊锡中长期确立使用的铅(Pb)以其它材料取代，而维持可靠的电接点与所需的机械强度，并也符合在组合半导体封装件所需的处理温度阶层，例如在具有机基片的管脚栅格阵列封装件中组合覆晶。

发明内容

本发明管脚对无铅(lead-free)半导体封装件。本发明针对并解决本技术领域中以其它材料取代在焊锡中的铅(Pb)的需求，而维持可靠的电接点(electrical contact)与所需的机械强度，并也符合在组合半导体封装件中所需的处理温度阶层(hierarchy)。

在一个实施例中，本发明包含封装件基片，该封装件基片具有一些在封装件基片的芯片面上的芯片焊垫(die solder pad)，且一些在封装件基片的管脚面上的管脚填锡(pin solder fillet)。该等芯片焊垫具有低于该管脚填锡的回焊(reflow)温度的回焊温度，而该等管脚填锡则具有低于该封装件基片的分解温度的回焊温度。在本实施例的一个实作中，该等管脚填锡可包括约90wt％至约99wt％之间的锡以及约10wt％至1wt％的锑。在此实作中，该管脚填锡回焊温度在约235℃与约247℃之间，其低于该封装件基片的分解温度，亦即低于约275℃。

在一个实作中，该等芯片焊垫可包括约4wt％至约8wt％之间的铋、约2wt％至约4wt％的银、约0wt％至约0.7wt％的铜、以及约87wt％至约92wt％的锡。在另一个实作中，该等芯片焊垫可包括约7％至约20％之间的铟、约2wt％至约4.5wt％之间的银、约0wt％至约0.7wt％之间的铜、约0wt％至约0.5wt％之间的锑、以及约74.3wt％至约90wt％之间的锡。在这些实作中，该芯片焊垫回焊温度在约170℃与约225℃之间。在本发明的所有实施例中，该管脚填锡回焊温度与该芯片焊垫回焊温度皆低于该封装件基片的分解温度，亦即低于约275℃。在反复阅读下列的详细描述与伴随的图式后，对于熟知本技术领域的人而言，本发明的其它特征与优点将会变得更加容易而明显。

附图说明