[发明专利]减少包覆模制IC封装中的翘曲的方法

说明书

相关申请案的交叉参考

本申请案涉及颁予赫姆·塔基阿尔(Hem Takiar)等人的题为“具有减少翘曲的包覆模制IC封装的装置”(“APPARATUS HAVING REDUCED WARPAGE IN ANOVER-MOLDED IC PACKAGE”)的第________号美国专利申请案，所述申请案与本申请案同时申请且全文以引用的方式并入本文中。

本申请案还涉及颁予于齐曼(Cheeman Yu)等人的题为“衬底翘曲控制及连续电增强”(“SUBSTRATE WARPAGE CONTROL AND CONTINUOUS ELECTRICALENHANCEMENT”)的第_________号美国专利申请案，所述申请案与本申请案同时申请且全文以引用的方式并入本文中。

技术领域

本发明的实施例涉及一种形成芯片载体衬底以防止翘曲的方法，以及通过该方法形成的芯片载体。

背景技术

对便携式消费者电子设备的需求的较强增长驱动了对高容量存储装置的需要。例如快闪存储器存储卡的非易失性半导体存储器装置正广泛用于满足对数字信息存储和交换的不断增长的需求。其便携性、多样性和耐震设计以及其高可靠性和大容量已使得此类存储器装置理想地用于各种各样的电子装置，包含(例如)数码相机、数字音乐播放器、视频游戏控制台、个人数字助理(PDA)以及蜂窝式电话。

快闪存储器卡的一个示范性标准是所谓的安全数字(Secure Digital，SD)快闪存储器卡。在过去，例如SD卡的电子装置已包含集成电路(“IC”)系统，其由各处理不同功能的几个个别封装的IC组成，包含用于信息处理的逻辑电路、用于存储信息的存储器以及用于与外部世界交换信息的I/O电路。已将个别封装的IC单独安装在例如印刷电路板的衬底上以形成IC系统。最近，开发出封装系统(“SiP”)和多芯片模块(“MCM”)，其中将多个集成电路组件封装在一起以在单一封装中提供完整的电子系统。通常，MCM包含并排安装在衬底上并接着封装的多个芯片。SiP通常包含多个芯片，其中一些或全部可堆叠在衬底上并接着封装。

上面可以安装电路小片和无源组件的衬底一般包含刚性或软性介电基底，其在一侧或两侧上蚀刻有导电层。电连接形成于电路小片与导电层之间，且导电层提供电引线结构用于将电路小片集成到电子系统中。一旦电路小片与衬底之间的电连接形成，随后就通常将组合件包围在模制化合物中以提供保护性封装。

图1中展示包含经蚀刻导电层的常规衬底20的一个表面。衬底20包含电导图案22，用于在安装在衬底上的各个组件之间以及在衬底组件与外部环境之间传递电信号。电导图案可具有任意数目的配置，且占据衬底上各种量的空间。在过去已认识到，如果衬底表面上的导电层从不形成电导图案的一部分的区域被完全蚀刻掉，那么这导致具有不同热膨胀属性的区域，以及在IC封装制造期间加热衬底时衬底中机械应力的累积。电导图案的金属往往在加热时膨胀，且一些区域有金属而一些区域没有金属导致衬底中产生应力。在导电层的不形成导电层的一部分的区域完全保持完整的情况下观察到相同的现象。这些应力往往使衬底翘曲。翘曲的衬底可导致在将半导体电路小片结合到衬底时或其之后半导体电路小片的机械应力和破裂。

因此已知在衬底上未用于电导图案的区域中蚀刻所谓的虚设图案(dummy pattern)。举例来说，颁予蔡(Tsai)的题为“衬底中的模型设计结构”(“Pattern Layout Structure inSubstrate”)的第6,380,633号美国专利揭示形成交叉影线的虚设图案，例如图1所示的在衬底20上未用于电导图案22的区域26、28和30中形成的虚设图案24。虚设图案24通过减少衬底上具有电导图案的区域与衬底上不具有电导图案的区域之间的全异热属性来提供改进的半导体良率。

本发明的发明人进一步认识到，当虚设图案24以长直线放置时仍产生热应力。特定来说，已了解热应力在虚设图案轨迹的直段上积累，所述热应力随着所述直段的长度变长而增加。颁予常(Chang)等人的题为“防翘曲电路板及制作防翘曲电路板的方法”(“Warpage-Preventive Circuit Board And Method For Fabricating The Same”)的第6,864,434号美国专利揭示如同Tsai提出的交叉影线的虚设图案，但Chang等人将虚设图案划分为多个区域。尽管Chang等人提出了对Tsai的改进，但Chang等人仍揭示了衬底上导致衬底中应力的直线段的系统。随着半导体电路小片变薄且更精密，使衬底内的应力最小变得更加重要。

发明内容