[发明专利]监听访问的减少

说明书

背景技术

[0001]  为了改进性能，一些计算机系统可以包括一个或多个高速缓存。高速缓存通常存储与存储在其它地方的或早先计算的原始数据相对应的数据。为了减少存储器访问延迟，一旦数据被存储在高速缓存中，将来就可以通过访问高速缓存的副本而不是重取或重计算原始数据来对其进行使用。

[0002]  由计算机系统使用的一种高速缓存是中央处理单元(CPU)高速缓存。因为CPU高速缓存更靠近CPU(例如，设置在CPU内部或CPU附近)，所以它使CPU能够更快速地访问诸如最近使用的指令和/或数据之类的信息。因此，利用CPU高速缓存可以减少与访问设置在计算机系统中其它地方的主存储器相关的延迟。存储器访问延迟的减少继而改进了系统性能。然而，每次访问CPU高速缓存时，对应的CPU就会进入更高功率的使用状态，以提供高速缓存访问支持功能，例如，从而维护CPU高速缓存的一致性。

[0003]  更高功率的使用会增加热量产生。过热会损害计算机系统的部件。而且，更高功率的使用会增大电池消耗，例如，在移动计算设备中的电池消耗，这又会减少移动设备在重新充电之前可以使用的时间。额外的功耗会额外导致使用更大的电池，其重量会更大。更大重量的电池减少了移动计算设备的便携性。

附图说明

[0004]  参考附图进行详细说明。在附图中，参考标记的最左侧的数字标识首先出现该参考标记的附图。在不同的图示中，使用相同的参考标记指示类似的或相同的项。

[0005]  图1-3说明了根据本发明一些实施例的计算系统的框图；

[0006]  图4说明了用于减少由处理器执行的监听访问(snoopaccess)的方法的实施例。

具体实施方式

[0007]  在下列描述中，为了使得彻底了解各实施例，阐述了大量的具体细节。然而，可以在没有具体细节的情况下实现本发明的各种实施例。在其它的情况中，没有详细地描述公知的方法、过程、部件和电路，以便不会使本发明的特定实施例不清楚。

[0008]  图1说明了根据本发明实施例的计算系统100的框图。计算系统100可以包括一个或多个与互连网络(或总线)104相耦合的中央处理单元(CPU)102或处理器。处理器(102)可以是任何适当的处理器，例如通用处理器、网络处理器等等(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器(102)可以具有单核或多核设计。具有多核设计的处理器(102)可以将不同类型的处理器核集成在同一集成电路(IC)管芯上。而且，可以将具有多核设计的处理器(102)实现为对称的或非对称的多处理器。

[0009]  芯片组106还可以耦合到互连网络104。芯片组106可以包括存储器控制中心(MCH)108。MCH 108可以包括与存储器112相耦合的存储器控制器110。存储器112可以储存数据和由CPU 102或计算系统100中包含的任何其它设备执行的指令序列。在本发明的一个实施例中，存储器112可以包括一个或多个易失性存储(或存储器)设备，例如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)等等。还可以使用非易失性存储器，例如硬盘。额外的设备可以耦合到互连网络104，例如多个CPU和/或多个系统存储器。

[0010]  MCH 108还可以包括与图形加速器116相耦合的图形接口114。在本发明的一个实施例中，图形接口114可以经由加速图形端口(AGP)耦合到图形加速器116。在本发明的一个实施例中，显示器(例如平板显示器)可以通过例如信号转换器耦合到图形接口114，所述信号转换器将存储在诸如视频存储器或系统存储器之类的存储设备中的图像的数字表示转换为由显示器解释和显示的显示信号。由显示设备产生的显示信号在被显示器解释并且随后显示在显示器上之前，会通过各种控制设备。