[发明专利]双端纳米管器件和系统及其制作方法

说明书

相关申请的交叉引用 

本发明按照35 U.S.C.§119(e)要求以下申请的优先权，这些申请的内容通过引用整体结合于此： 

2005年5月9日提交的题为“Reversible Nanoswitch(可逆纳米开关)”的美国临时专利申请No.60/679,029； 

2005年6月22日提交的题为“Reversible Nanoswitch(可逆纳米开关)”的美国临时专利申请No.60/692,891； 

2005年6月22日提交的题为“NRAM Nonsuspended Reversible NanoswitchNanotube Array(NRAM非悬置可逆纳米开关纳米管阵列)”的美国临时专利申请No.60/692,918；以及 

2005年6月22日提交的题为“Embedded CNT Switch Applications For Logic(嵌入CNT开关对逻辑的应用)”的美国临时专利申请No.60/692,765。 

本申请涉及以下申请，这些申请的内容通过引用整体结合于此： 

与本申请同日提交的题为“Memory Arrays Using Nanotube Articles WithReprogrammable Resistance(使用具有可重新编程的电阻的纳米管制品的存储器阵列)”的美国专利申请No.(待发表(TBA))；以及 

与本申请同日提交的题为“Non-Volatile Shadow Latch Using A Nanotube Switch(使用纳米管开关的非易失性阴影锁存器)”的美国专利申请No.(待发表)。 

背景 

技术领域

本发明一般涉及开关装置领域，尤其涉及可用于制作非易失性和其它存储器电路的双端纳米管装置。 

相关领域描述 

数字逻辑电路可用于个人计算机、诸如个人管理器和计算器的便携式电子设备、电子娱乐设备，以及用于家用电器、电话交换系统、汽车、飞机和其它制造商品的控制电路。早期数字逻辑由离散开关元件构建，该开关元件由单独双极晶体管 构成。通过双极集成电路的发明，大量单独开关元件可组合在单个硅衬底上以创建完整的数字逻辑电路，诸如变换器、NAND门、NOR门、触发器、加法器等。然而，双极数字集成电路的密度受其高功耗以及封装技术消散电路工作时产生的热量的能力限制。使用场效应晶体管(“FET”)开关元件的金属氧化物半导体(“MOS”)集成电路大大降低了数字逻辑的功耗，能构成在当前技术中使用的高密度的复杂数字电路。MOS数字电路的密度和操作速度仍然受需要消散该器件工作时产生的热量的限制。 

由双极或MOS器件构建的数字逻辑集成电路在高热量或极限环境的条件下不能正确发挥功能。当前的数字集成电路通常被设计成在小于100摄氏度的温度下工作，很少有在超过200摄氏度的温度下工作的电路。在常规集成电路中，在“关”状态中的单独开关元件的泄漏电流随温度快速增加。随着泄漏电流增加，器件的工作温度上升，由电路消耗的功率增大，并且区别关状态与开状态的难度减小了电路的可靠性。常规数字逻辑电路还在极限环境中发生内部短路，因为它们可在半导体材料内部产生电流。有可能通过特殊器件和绝缘技术来制造集成电路，使得它们在曝露在极限环境中时保持可操作，但是这些器件的高成本限制了它们的可用性和实用性。此外，这种数字电路相对于它们的常规对应物呈现计时差异，从而需要附加的设计验证来向现有设计添加保护。 

无论是双极还是FET开关元件构建的集成电路都是易失性的。它们仅在向该器件施加功率时保持其内部逻辑状态。当将功率移走时，内部状态丢失，除非将诸如EEPROM(电可擦可编程只读存储器)的某些类型的非易失性存储器电路内部或外部添加到该器件以保持该逻辑状态。即使使用非易失性存储器来保持逻辑状态，需要附加电路来在失去功率之前将逻辑状态传递到存储器，并当该器件的功率恢复时恢复个别逻辑电路的状态。诸如备用电池的防止易失性数字电路中信息丢失的替换解决方案也向数字设计增加成本和复杂性。 

电子设备中逻辑电路的重要特征是低成本、高密度、低功率和高速度。常规逻辑解决方案受限于硅衬底，但是在其它衬底上构建的逻辑电路可能允许逻辑器件在单个步骤中直接集成到许多制造产品中，从而进一步降低成本。