[发明专利]保护在适于在等离子体处理系统中使用的基片支撑件中的粘结层的方法

说明书

背景技术

从60年代中期以来，集成半导体电路已经成为大多数电子系统的主要部件。这些微型电子设备可包括数千的晶体管和其他电路，它们组成微型计算机中央处理器的存储器和逻辑子系统以及其他集成电路。这些芯片的低成本，高可靠性和高速已经使它们成为现代数字电子设备普遍存在的特征。

集成电路芯片的制造通常始于薄的，抛光的高纯度薄片(slice)；称为“晶片”的单晶半导体材料基片(如硅或锗)。每个晶片经受一系列物理和化学处理步骤，这些步骤在该晶片上形成各种电路结构。在该制造过程期间，使用各种技术可在该晶片上沉积各种类型的薄膜，如使用热氧化以产生二氧化硅膜，使用化学气相沉积以产生硅、二氧化硅和氮化硅膜，以及使用溅射或其他技术以产生其他金属膜。

在该半导体晶片上沉积膜之后，通过使用称为掺杂的处理将选取的杂质代入该半导体晶格而产生半导体独特的电学特性。然后，利用称为“抗蚀剂”的光敏、或辐射敏感材料的薄层均一地涂覆该掺杂硅晶片。然后，使用称为光刻的处理将在电路中限定电子路径的小的几何图案传到该抗蚀剂上。在光刻处理期间，集成电路图案可绘制在称为“掩模”的玻璃板上，然后光学缩小，投影，并且传到该光敏涂层上。

然后，该光刻抗蚀剂图案通过称为蚀刻的处理而传到下层的半导体材料的晶体表面上。通过向真空处理室提供蚀刻或沉积气体以及对该气体应用射频(RF)场以将该气体激励为等离子体状态，该真空处理室通常可用于对基片上的材料进行蚀刻和化学气相沉积(CVD)。

反应性离子蚀刻系统通常由具有设在其中的上部电极(或者说阳极)和下部电极(或者说阴极)的蚀刻室组成。相对于该阳极和容器壁负向地偏置该阴极。待蚀刻晶片被合适的掩模覆盖并且直接放置在该阴极上。将化学反应性气体，如CF₄，CHF₃，CClF₃，HBr，Cl₂和SF₆或其与O₂，N₂，He或Ar的混合物引入该蚀刻室并且保持在通常在毫托范围内的压力下。该上部电极带有一个或多个气孔，该气孔允许气体均一地通过该电极扩散进入该室。在阳极和阴极之间建立的电场将分离(dissociate)形成等离子体的反应性气体。通过与反应性离子的化学反应以及通过撞击该晶片表面的离子的动量传递而蚀刻该晶片的表面。由这些电极产生的电场将把这些离子吸引到该阴极，导致这些离子主要在垂直方向撞击该表面，这样该处理产生轮廓分明的垂直蚀刻的侧壁。

考虑到功能的多样性，这些蚀刻反应器电极往往可通过利用机械柔性和/或热传导粘结剂粘结两个或多个不一样的构件来制造。在许多具有位于两个构件之间的粘结线或层的蚀刻反应器中，包括静电卡盘系统(ESC)，其中该活性ESC部件粘结在支撑基座，或者多个粘结层整合电极和/或加热元件或组件，该粘结线或层可暴露于反应室条件，并经受蚀刻。因此，存在防止该粘结线或层腐蚀或者至少充分减缓其腐蚀率的需求，从而为该电极及其相关的粘结层在用于半导体蚀刻处理期间获得延长的和可接受的运行寿命，而该等离子体处理系统的性能或运行可靠性没有显著地衰退。

发明内容

根据一个实施方式，一种保护在适于在等离子体处理系统使用的基片支撑件中的粘结层的方法，包括：将基片支撑件的上部构件与基片支撑件的下部构件连接；应用粘结剂到该上部构件的外部周界以及到该下部构件的上部周界；围绕该上部构件的外部周界和该下部构件的上部周界设置保护环；以及将该保护环机械加工至最终尺寸。

根据另一个实施方式，一种保护在等离子体处理系统中的粘结层的方法，包括：将上部构件与下部构件连接，该上部构件具有层压到该上部构件下部表面的加热配置；应用粘结剂到该上部构件的外部周界以及到该下部构件的上部周界；围绕该上部构件的外部周界和该下部构件的上部周界设置碳氟聚合物(fluorocarbon polymer)材料环；以及将该碳氟聚合物材料环加工至最终尺寸。

根据进一步的实施方式，一种保护粘结层的方法包括：将上部构件与下部构件连接；将碳氟聚合物材料环膨胀至大于该上部构件外径的直径；以及围绕该粘结线收缩安装该保护环。

根据进一步的实施方式，一种保护粘结层的方法，该方法包括如下步骤：将上部构件与下部构件粘结；将保护环的内径膨胀至大于该上部构件外径的直径；以及围绕该粘结线收缩安装该保护环。

附图说明

图1示出适用于等离子体蚀刻半导体基片的处理室的横截面图。

图2示出电极组件的上部构件和下部构件的立体图。

图3示出粘结到下部构件的上部构件的立体图。