[发明专利]具有电浮置体晶体管的存储器单元和存储器单元阵列及其操作方法

权利要求书

1.一种集成电路器件，包括：

存储器单元，其包括电浮置体晶体管，其中所述电浮置体晶体管包括：

源区；

漏区；

设置在所述源区和所述漏区之间的体区，其中所述体区被电浮置；以及

设置在所述体区之上的栅；

其中每个存储器单元包括：(i)第一数据状态，其表示所述晶体管的体区中的第一电荷，以及(ii)第二数据状态，其表示所述晶体管的体区中的第二电荷；

数据写入电路，其耦合到所述存储器单元，用于(i)施加第一写入控制信号到所述存储器单元以在其中写入所述第一数据状态，以及(ii)施加第二写入控制信号到所述存储器单元以在其中写入所述第二数据状态；以及

其中，响应于施加到所述存储器单元的第一写入控制信号，所述电浮置体晶体管生成第一双极晶体管电流，所述第一双极晶体管电流基本上提供了所述电浮置体晶体管的体区中的第一电荷。

2.根据权利要求1所述的集成电路器件，其中所述第一写入控制信号导致、提供、产生和/或引起所述第一双极晶体管电流。

3.根据权利要求1所述的集成电路器件，其中所述第一写入控制信号包括施加到栅的信号和施加到源区的信号，其中所述施加到源区的信号包括具有第一幅度的第一电压和具有第二幅度的第二电压。

4.根据权利要求1所述的集成电路器件，其中所述第一写入控制信号包括施加到栅的信号和施加到漏区的信号，其中所述施加到漏区的信号包括具有第一幅度的第一电压和具有第二幅度的第二电压。

5.根据权利要求1所述的集成电路器件，其中所述第一写入控制信号包括施加到栅的信号和施加到源区的信号，用于导致、提供、产生和/或引起所述第一双极晶体管电流，且其中：

所述施加到源区的信号包括具有第一幅度的第一电压和具有第二幅度的第二电压；以及

所述施加到栅的信号包括具有第三幅度的第三电压和具有第四幅度的第四电压。

6.根据权利要求1所述的集成电路器件，其中所述第一写入控制信号包括施加到栅的信号和施加到漏区的信号，以导致、提供、产生和/或引起所述第一双极晶体管电流，且其中：

所述施加到漏区的信号包括具有第一幅度的第一电压和具有第二幅度的第二电压；以及

所述施加到栅的信号包括具有第三幅度的第三电压和具有第四幅度的第四电压。

7.根据权利要求1所述的集成电路器件，其中所述第一写入控制信号包括施加到栅的信号和施加到漏区的信号，以导致、提供、产生和/或引起所述第一双极晶体管电流，其中响应于所述第一双极晶体管电流，多数载流子生成在所述电浮置体区中。

8.根据权利要求7所述的集成电路器件，其中所述施加到栅的信号相对于所述施加到漏区的信号在时间上变化以导致、提供、产生和/或引起多数载流子积聚在所述电浮置体区的一部分中，所述部分与栅介质邻近或者在栅介质附近，所述栅介质设置在所述栅与所述电浮置体区之间。

9.根据权利要求8所述的集成电路器件，其中所述施加到栅的信号在所述施加到漏区的信号之前改变或者终止。

10.根据权利要求1所述的集成电路器件，其中所述第二写入控制信号包括施加到栅的信号、施加到源区的信号以及施加到漏区的信号，且其中所述施加到漏区的信号包括闭锁电压以防止第一数据状态被写入到所述电浮置体晶体管中。

11.根据权利要求1所述的集成电路器件，进一步包括：

数据感测电路，其耦合到所述存储器单元，以感测所述存储器单元的数据状态；以及

其中，响应于施加到所述存储器单元的读取控制信号，所述电浮置体晶体管生成表示所述存储器单元的数据状态的第二双极晶体管电流，且其中，所述数据感测电路至少基本上基于所述第二双极晶体管电流来确定所述存储器单元的数据状态。

12.根据权利要求11所述的集成电路器件，其中所述读取控制信号包括施加到栅、源区和漏区的信号，以导致、促成和/或引起表示所述存储器单元的数据状态的双极晶体管电流，且其中施加到漏区的信号包括正的电压脉冲。