[发明专利]具有电浮置体晶体管的存储器单元和存储器单元阵列及其操作方法

说明书

相关申请

本申请要求以下申请的优先权：(1)于2005年9月7日申请的、标题为“Semiconductor Memory Cell and Method of Operating Same”的美国临时申请，其序列号为60/714,917；(2)于2005年9月30日申请的、标题为“Semiconductor Memory Cell and Array Using BipolarTransistor Currents to Progam Same”的美国临时申请，其序列号为60/722,139；(3)于2005年10月19日申请的、标题为“Memory Cell，Arrayand Device，and Method of Operat ing Same”的美国临时申请，其序列号为60/728,061；(4)于2005年12月12日申请的、标题为“SemiconductorMemory Cell and Array Using Bipolar Transistor Currents to Programand Read Same”的申请，其序列号为60/749,385；以及(5)于2006年2月16日申请的、标题为“Multilevel Memory Cell and Method forProgramming and Reading Same”的美国临时申请，其序列号为60/774,275。这些临时申请的内容通过引用结合于此。

背景技术

本发明涉及一种半导体存储器单元、阵列、架构和器件，以及用于控制和/或操作这种单元、阵列和器件的技术；更具体而言，在一个方面，本发明涉及动态随机存取存储器(“DRAM”)单元、阵列、架构和器件，其中存储器单元包括其中存储有电荷的电浮置体。

为了采用和/或制造先进的集成电路，利用可以改进性能、减小漏电和提高整体按比例缩小的技术、材料和器件是持续的趋势。绝缘体上半导体(SOI)是一种材料，在该材料上或者在其中(此后统一为“在其上”)可制造或者设置有器件。这样的器件被称作SOI器件并且包括例如部分耗尽(PD)器件、完全耗尽(FD)器件、多栅(例如双栅或者三栅)器件以及Fin-FET。

其中，一种类型的动态随机存取存储器单元基于SOI晶体管的电浮置体效应(参看例如美国专利6,969,662)。在这点上，动态随机存取存储器单元可以由具有沟道的PD或者FD SOI晶体管(或者形成在体材料/衬底中的晶体管)构成，该沟道设置在体邻近并通过栅介质与体分离。考虑到设置在体区下的绝缘层(或者不导电区，例如在体材料/衬底中的不导电区)，晶体管的体区是电浮置的。存储器单元的状态由SOI晶体管的体区内的电荷浓度来确定。

参照图1A、1B和1C，在一个实施例中，半导体DRAM阵列10包括多个存储器单元12，每个存储器单元都由晶体管14构成，晶体管14具有栅16、电浮置的体区18、源区20和漏区22。体区18设置在源区20与漏区22之间。此外，体区18设置在区24上或者以上，区24可以是绝缘区(例如在SOI材料/衬底中)或者不导电区(例如，在体型材料/衬底中)。绝缘体或者不导电区24可以设置在衬底26上。

通过将合适的控制信号施加到选定字线28、选定源线30和/或选定位线32，数据被写入到选定存储器单元或者从选定存储器单元读取数据。作为响应，电荷载流子积聚在电浮置体区18中或者从电浮置体区发射和/或喷射电荷载流子，其中数据状态由电浮置体区18内的载流子数量来限定。注意，美国专利6,969,662的全部内容通过引用结合于此，例如包括其中所说明和示出的特征、属性、架构、配置、材料、技术和优点。

通过在体区18中积聚多数载流子(电子或者空穴)34或者从体区18发射/喷射多数载流子，DRAM阵列10的存储器单元12工作(参看例如图2A和2B中的N沟道晶体管)。在这点上，传统的写入技术通过例如源区20和/或漏区22附近的碰撞电离可以在存储器单元12的体区18中积聚多数载流子34(在该例子中为“空穴”)(参看图2A)。通过例如使源/体结和/或漏/体结正向偏置，可以从体区18发射或者喷射多数载流子30(参看图2B)。

值得注意的是，至少对于该讨论的目的而言，逻辑高或者逻辑“1”对应于，例如相对于未被编程的器件和以逻辑低或者逻辑“0”编程的器件，体区中的多数载流子浓度增加。相反，逻辑低或者逻辑“0”对应于，例如相对于未被编程的器件和/或以逻辑高或者逻辑“1”编程的器件，体区中的多数载流子浓度减小。