[发明专利]具有多个地址、数据及命令总线的存储器装置及方法

权利要求书

1.一种存储器装置，其包含：

外部端口，其将存储器命令、存储器地址及写入数据耦合到所述存储器装置中， 所述外部端口进一步耦合来自所述存储器装置的读取数据；

多个内部地址总线；

多个内部数据总线；

地址耦合电路，其可操作以将对应于来自所述外部端口的所述存储器地址的存储 器地址信号耦合到所述内部地址总线中的所选定者；

数据耦合电路，其可操作以将对应于来自所述外部端口的所述写入数据的写入数 据信号耦合到所述内部数据总线中的所选定者，所述数据耦合电路进一步可操作以将 对应于来自所述内部数据总线中的所选定者的所述读取数据的读取数据信号耦合到所 述外部端口；

多个存储器单元组；

组耦合电路，其用于所述存储器单元组中的每一组，所述组耦合电路可操作以将 来自所述内部地址总线中的所选定者的所述存储器地址信号耦合到相应组，所述组耦 合电路进一步可操作以将来自所述内部数据总线中的所选定者的所述写入数据信号耦 合到相应组且将来自相应组的所述读取数据信号耦合到所述内部数据总线中的所选定 者；及

控制电路，其耦合到所述地址耦合电路的控制输入、所述数据耦合电路的控制输 入及所述组耦合电路的控制输入，所述控制电路可操作以将信号施加到所述地址耦合 电路以致使所述地址耦合电路选择所述地址信号耦合到的所述内部地址总线，将信号 施加到所述数据耦合电路以致使所述数据耦合电路选择所述写入数据信号耦合到的且 从其耦合所述读取数据信号的所述内部数据总线，以及将信号施加到所述组耦合电路 以致使所述组耦合电路选择从其耦合所述地址信号的所述内部地址总线及选择写入数 据耦合到的且读取数据从其耦合的所述内部数据总线。

2.如权利要求1所述的存储器装置，其中所述存储器单元组包含动态随机存取 存储器单元组。

3.如权利要求1所述的存储器装置，其进一步包含接收来自所述外部端口的所 述存储器命令且解码所述接收的命令以输出对应命令信号的命令解码器。

4.如权利要求3所述的存储器装置，其中所述命令解码器包含所述控制电路的 至少一部分。

5.如权利要求3所述的存储器装置，其进一步包含经耦合以接收来自所述命令 解码器的所述命令信号的命令总线，且其中所述组耦合电路的每一者进一步可操作以 将来自所述命令总线的所述命令信号耦合到相应组。

6.如权利要求5所述的存储器装置，其中所述组耦合电路的每一者接收指示对 相应组的存取的相应地址信号，且其中所述组耦合电路的每一者可操作以响应于接收 指示对相应组的存取的相应地址信号将来自所述命令总线的所述命令信号耦合到相应 组。

7.如权利要求1所述的存储器装置，其中所述外部端口包含接收所述存储器命 令的命令总线端口、接收所述存储器地址的地址总线端口及接收所述写入数据且从其 输出所述读取数据的数据总线端口。

8.如权利要求1所述的存储器装置，其中所述地址耦合电路包含地址多路复用 器，所述地址多路复用器具有经耦合以接收来自所述外部端口的所述存储器地址的输 入总线端口及耦合到所述多个内部地址总线中的相应内部地址总线的多个输出总线端 口。

9.如权利要求1所述的存储器装置，其中所述数据耦合电路包含数据多路复用 器，所述数据多路复用器具有耦合到所述外部端口的第一总线端口及耦合到所述多个 内部数据总线中的相应内部数据总线的多个输出总线端口。

10.如权利要求1所述的存储器装置，其中所述控制电路包含逻辑电路，所述逻 辑电路产生施加到所述地址耦合电路、所述数据耦合电路及所述组耦合电路进而依序 到达呈序列形式的所述内部地址总线及内部数据总线中的每一者的信号，所述逻辑电 路由施加到所述外部端口的所述存储器命令触发。