[发明专利]在紧凑模型中用于基于版图调整和优化氮化物衬垫应力效应的方法

说明书

技术领域

本发明涉及用于确定包括针对半导体器件的器件迁移率的关键晶体管模型参量的技术，更特别地涉及用于确定这些参量如何受半导体器件版图的影响的技术，其中所述半导体器件的版图使用氮化物衬垫薄膜在晶体管器件沟道中施加应力。

背景技术

应力可以被施加在半导体器件中以增加此类器件中电子或空穴的迁移率。例如，可以通过使用内应力薄膜，诸如通常以到场效应晶体管(FET)的源极和漏极区域的金属接触(MC)端子形式使用的衬垫薄膜，来将应力施加到FET的沟道中。应力薄膜通常可以是氮化物薄膜，因为氮化物薄膜与用于接触形成和蚀刻的硅制造工艺步骤兼容。衬垫薄膜通过粘附在诸如晶片表面的相邻表面以及在栅极结构上“推”或“拉”的方式在隔离的FET栅极(也称为“牺牲”栅极)上施加应力。此应力主要通过自对准到栅极多晶硅(PC)的栅极隔离物来传递。具有固有拉伸应力的衬垫薄膜传递拉伸应力，并且用于改进n型FET(NFET)中的电子迁移率，而具有固有压缩应力的衬垫薄膜传递压缩应力，并且用于改进p型FET(PFET)中的空穴迁移率。削弱氮化物衬垫效力的一个因素在于，接触金属化尤其是到源极和漏极区域的接触金属化，要求在非常靠近器件处将部分衬垫蚀刻去除。这不仅破坏了长薄膜通道传递应力的能力，而且将可能影响沟道的奇异/尖锐移得更远，严重降低了应力的效益。在硅表面之上同一物理级别上的其他结构，例如接触金属化以及中断薄膜的结构，也可能有同样的影响。这种结构的例子是多晶硅布线。另外，甚至更严重的问题是这些结构可能是任意设计的，因此很难预测其对性能是正面还是负面的影响。影响应力的依赖于版图的因素包括牺牲栅极和相邻结构之间的间隔、这些相邻结构的尺寸、接触覆盖(或源极/漏极跨接)的数量、以及在双应力衬垫技术(一个衬垫用于NFET，另一个衬垫用于PFET)的情况下两个衬垫薄膜之间的界面的接近度。FET版图中的小变化可能引起驱动电流明显的偏移，并且该变化可能表现为对芯片中的器件逐个地改变。不考虑应力效益上变化的幅度可能在电路仿真中严重地不能预测或过预测电性能。而且，使用关于应力对给定版图的影响的信息，电路设计者可以优化其设计以利用应力。

以前已经研究开发的版图相关的效应包括浅沟槽隔离(STI)应力效应和N阱(N-well)散射效应。通过获取半导体器件的有源区域(被STI围绕的硅岛)的长度和宽度以及将迁移率作为这两个参数的函数进行调节来考虑STI应力效应。在STI工艺中应力的主要起因是：压缩应力通常施加在纵向(垂直于栅极)和横向(平行于栅极)两个方向上，局部地改变硅带结构。这种应力损害了NFET但有益于PFET。该基于应力的调节纯粹基于来自一组特别设计的横越整个长度/宽度有源区域参数区间的宏(macro)的经验数据。因而，对于任意给定的有源区域长度/宽度，可以插入此结果。而且，针对迁移率影响的参数适应可以用实验方法从实验数据中获得。

当掺杂离子的注入遮蔽从相对厚的抗蚀层散射到非预期的位置时，发生N阱散射效应。因此，N阱注入散射也与版图相关，但是其相关性与应力效应无关。也即，N阱注入散射的影响改变了碰巧在近旁的器件的阈值电压(Vt)。该影响导致了电路操作性问题，因此必须适当考虑此影响。建模方法是基于平面视图版图识别N阱抗蚀层接近度，以及再次通过经验校准和基于与该N阱抗蚀层的距离来定义N阱散射的阈值电压影响。在共同拥有的共同未决的美国专利申请No.10/248,853(公开号US2004/0034517A1)中描述了一种用于对受N阱注入散射影响的结构进行建模的技术。

因此非常期望提供一种延伸上述概念以准确地考虑半导体器件中氮化物衬垫应力所引起的版图相关的变化的系统和方法。

发明内容

本发明通过提供一种准确地考虑在半导体器件中由基于氮化物衬垫的应力所引起的版图相关的变化的计算上有效的技术，提供了一种解决上述及其他问题的系统和方法。特别地，本发明使用方法和算法来考虑电路版图样式的差异对电路性能的影响。这种算法被实现以用于获取适当的应力函数近似，并且在提取算法中获取正确的几何参数。

本发明的特征包括一种用于依赖于版图的特征的电路仿真方法，该依赖于版图的特征使用依赖于版图的紧凑模型参量的电路网表提取。