[发明专利]定时发生器及半导体试验装置

权利要求书

1.一种定时发生器，具备对数据附加规定的延迟量并输出的可变延迟电路，

所述可变延迟电路包括：

延迟电路，其具有级联连接的多个时钟脉冲用缓冲器，

多个逻辑与电路，其与将该延迟电路每隔规定延迟时间划分时的各级分别对应地配备、并从其对应的级由一个输入端子输入时钟脉冲，

数据用缓冲器，其与这些多个逻辑与电路的其他输入端子分别连接，并且输入所述数据而在对该输入的数据附加一定的延迟量后向所述逻辑与电路发送；

由所述数据用缓冲器附加给所述数据的延迟量等同于由与该数据用缓冲器所连接的逻辑与电路对应的级的时钟脉冲用缓冲器附加给所述时钟脉冲的延迟量。

2.根据权利要求1所述的定时发生器，其特征在于，具备延迟锁定环电路，其输入向所述延迟电路输入的时钟脉冲信号和从所述延迟电路输出的时钟脉冲信号，根据这些时钟脉冲信号生成偏置信号并赋予给所述数据用缓冲器。

3.根据权利要求1或2所述的定时发生器，其特征在于，具备数据保持电路，其输入所述数据，输入向所述延迟电路输入的所述时钟脉冲，按照该时钟脉冲的输入定时输出所述数据并发送给所述数据用缓冲器。

4.一种半导体试验装置，包括：

根据输入的基准时钟脉冲输出周期数据的周期发生器、

根据所述周期数据输出试验图形信号和期待值图形信号的图形发生器、

输入所述基准时钟脉冲、所述周期数据和所述试验图形信号并输出整形时钟脉冲信号和比较时钟脉冲信号的定时发生器、

将所述整形时钟脉冲信号整形并输出整形图形信号且发送给半导体设备的波形整形器、和

根据所述比较时钟脉冲信号对所述半导体设备的响应输出和所述期待值图形信号进行比较的逻辑比较电路，

所述定时发生器由所述权利要求1～3任一项所述的定时发生器构成。