[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种带有衬底和硅半导体主体的半导体器件，该半导体器件包括双极晶体管，该双极晶体管具有分别是第一导电类型的发射极区域、与第一导电类型相反的第二导电类型的基极区域和所述第一导电类型的集电极区域，包括集电极区域或发射极区域的第一半导体区域被形成在半导体主体中，在该半导体主体的顶部出现的是包括基极区域的层状第二半导体区域，在该第二半导体区域顶部出现的是包括所述的集电极区域和发射极区域中另外一个的第三半导体区域，所述半导体主体在第一和第二半导体区域之间的过渡处被提供了压缩层，该压缩层是通过掩埋在半导体主体中的电绝缘区域形成的。本发明还涉及制造这样器件的方法。

背景技术

从美国专利申请US 2004/0224461中可以知道这样的器件和方法。所述的文件描述了一种NPN类型双极晶体管。该晶体管的台面型发射极区域处在该晶体管的层状基极区域的顶部，该晶体管的集电极区域处在基极区域的下部。基极区域和集电极区域之间的结被电绝缘区域包围，该电绝缘区域被掩埋在基极区域的下面，并形成半导体主体的局部压缩层。

这种已知器件的一个缺陷是它不适于，或至少不是很适于进行更进一步的小型化。一方面，已知晶体管的可能集成度由此受到限制，但是，除此之外，该晶体管的诸如高频性能之类的特性仍然能够得到改善。甚高频应用的例子是汽车雷达系统。

发明内容

因此，本发明的目的是为了提供一种由于它的卓越高频特性而适于前述应用的器件，以及其中可以很容易地实现横向小型化。

为了到达这个目的，在前面简介中提到的类型的器件的特征是在掩埋的电绝缘区域上形成的半导体主体的部分是单晶体的。首先，本发明基于这样的认知：在已知器件中，通过外延生长在该器件中形成基极区域，在电绝缘区域顶部形成该器件的部分，从而掩埋所述的电绝缘区域。这样形成的部分是多晶体，而在集电极区域上的邻近的部分是单晶体。此外，本发明基于这样的认知：在单晶硅和多晶硅之间这样形成的过渡使已知器件的横向小型化难以实现或者甚至不可能实现。通过使掩埋的电绝缘区域上的半导体主体区域单晶化，按照本发明设计的器件可以有非常小的横向尺寸，并因此显示出卓越的高频性能。本发明基于这样不寻常的认知：当使用按照本发明的制造方法，出现在掩埋的电绝缘区域上的半导体主体部分虽然是通过外延生长形成的，但可以被制成单晶的。

简单地说，通过在掩埋的电绝缘区域位置首先形成SiGe区域可以达到这个目的，在该电绝缘区域的顶部通过外延生长沉积半导体主体的部分。假如SiGe结合厚度不是很大并且其厚度保留在边界中，则前文所述的外延生长导致单晶沉积。此后，在投影图上从外往内看，通过选择性刻蚀去除SiGe区域部分，在此之后，在这样形成的空腔中形成掩埋的电绝缘区域。

在按照本发明的方法的优选实施例中，为基极区域提供了至少一个位于掩埋的电绝缘区域上的电连接部分。由于该位置处的基极区域是单晶体，所以有可能减少横向尺寸，同时，基极区域的电阻可以很低。

优选地，半导体主体的压缩层位于基极区域。这种结构的优点是被用于形成压缩层的SiGe区域也位于该基极区域。在所述压缩层形成之后保留下来的SiGe区域部分在诸如速度之类的晶体管特性方面非常有利。

由于电绝缘区域上的基极区域在后一变型中相对较薄，在台面型的第三半导体区域两侧上的有层状结构的第二半导体区域的厚度一尤其是在这种情况下—是优选地比第三半导体区域下的区域的厚度大。例如，通过选择的外延生长，可以很容易形成处在掩埋的电绝缘区域上的大厚度基极区域。

在一个非常有利的实施例中，半导体主体包括另外一个埋置的或掩埋的电绝缘区域，从投影图上看，一个比掩埋的电绝缘区域大的距离将该电绝缘区域与第三半导体区域隔开。可以使用通常的诸如STI(Shallow Trench Isolation，浅沟槽隔离)区域或LOCOS(LocalOxidation Of Silicon，硅片局域氧化)区域之类的隔离区域以实现这个目的。这使得按照本发明的器件的生产与通常的工艺高度兼容。除此之外，所述的另外埋置的或掩埋的电绝缘区域在按照本发明的器件的晶体管的特性方面提供了进一步优化的可能性。

因此，通过形成所述的比掩埋的电绝缘区域厚度大的另外的埋置的或掩埋的电绝缘区域，可以更进一步地减小基极区域和集电极区域之间的电容，这在高频特性方面有积极效果。而且，以这种方式，可以使集电极区域中的电流扩散减小。