[发明专利]用于制造受应力的MOS器件的方法

权利要求书

1.一种于半导体衬底(36)中和半导体衬底(36)上制造受应力的MOS器件(30)的方法，包括下列步骤：

形成栅电极(66)覆于所述半导体衬底(36)上；

于所述半导体衬底中刻蚀刻蚀第一沟槽(82)和第二沟槽(84)，所述第一沟槽和第二沟槽与所述栅电极(66)形成队列；

于所述第一沟槽(82)和所述第二沟槽(84)中选择性地生长应力引发材料(90)；

离子注入导电率决定掺杂离子于所述应力引发材料(90)中以于所述第一沟槽(82)中形成源极区域(92)及于所述第二沟槽(84)中形成漏极区域(94)；以及

于所述注入步骤后形成机械硬材料(96)层覆于所述应力引发材料(90)上。

2.如权利要求1所述的方法，其中所述选择性地生长步骤包括外延生长单晶SiGe层的步骤。

3.如权利要求2所述的方法，其中，形成机械硬材料(96)层的所述步骤包括沉积具有杨氏模量大于单晶SiGe的杨氏模量的材料层的步骤。

4.如权利要求1所述的方法，其中，形成机械硬材料(96)层的所述步骤包括在任何包含加热至温度大于大约600℃的步骤前，沉积机械硬材料层和进行离子注入。

5.如权利要求1所述的方法，其中，选择性地生长应力引发材料(90)的所述步骤包括选择性地生长具有第一杨氏模量为特征的应力引发材料的步骤，以及其中形成机械硬材料(96)层的所述步骤包括以形成具有较所述第一杨氏模量更大的第二杨氏模量为特征的机械硬材料(96)层的步骤。

6.如权利要求1所述的方法，其中，形成机械硬材料(96)层的所述步骤包括形成从氮化硅、碳化硅、和钻石状碳所组成的群选出的材料的层的步骤。

7.一种制造受应力的MOS器件(30)的方法，包括下列步骤：

提供单晶半导体衬底(36)；

刻蚀沟槽(82)进入所述单晶半导体衬底中；

用晶格不匹配所述单晶半导体衬底(36)的单晶半导体材料(90)选择性地填充所述沟槽(82)，所述单晶半导体材料(90)具有第一杨氏模量；以及

沉积具有大于所述第一杨氏模量的第二杨氏模量的材料(96)的膜而与所述单晶半导体材料(90)接触，沉积材料(96)的膜的所述步骤发生于所述单晶半导体材料被加热至温度大于大约600℃以前。

8.如权利要求7所述的方法，其中，提供单晶衬底(36)的所述步骤包括提供单晶硅衬底的步骤，以及选择性地填充所述沟槽的所述步骤包括用选自由单晶SiGe和含有至少2％碳的单晶硅所组成的群的单晶材料(90)来选择性地填充所述沟槽的步骤。

9.一种制造受应力的MOS器件(30)的方法，包括下列步骤：

提供单晶半导体衬底(36)；

通过外延生长应力引发单晶半导体材料(90)于所述单晶半导体衬底(36)上而于所述单晶半导体衬底中产生应力状况，所述应力引发单晶半导体材料(90)具有与所述单晶半导体衬底(36)不匹配的晶格；以及

在所述应力引发单晶半导体材料(90)受到超过大约900℃的温度以前，通过沉积机械硬材料(96)的膜于所述应力引发单晶半导体材料(90)上而维持于所述单晶半导体衬底(36)中的应力状况。

10.如权利要求9所述的方法，其中，维持所述应力的步骤包括沉积选自由氮化硅、碳化硅、和钻石状碳所组成的群的材料(96)的层的步骤。