[发明专利]保留的易失性存储器单元

权利要求书

1.一种持久的易失性存储器单元(PVCELL)，用于在独立于该存储器单元的供电电压的保持时间(Tp)内存储二进制数据(Fp)，

其特征在于，包含：

提供持久电压(Vp)且包含用于取得放电时间的漏电阻(R1)的电容性存储点(CMP、C1、R1)，

用于在写入信号(SET)具有有效值时触发该存储点充电的开关(T2)，

用于在擦除信号(RESET)具有有效值时触发该存储点放电的开关(T1、T4、IG2)，以及

包含接收持久电压(Vp)的输入端(IN1)且根据持久电压(Vp)值设置二进制数据值(Fp)的感测放大器电路(SACT)。

2.根据权利要求1所述的存储器单元，其特征在于：

该感测放大器(SACT)电路具有开关阈值(Vtn)，

该二进制数据在持久电压(Vp)高于开关阈值(Vtn)时具有写入值(1)，在持久电压低于开关阈值时具有擦除值(0)，以及

存储点(CMP、C1、R1)的放电时间限定与开关阈值(Vtn)相关的二进制数据(Fp)的保持时间(Tp)。

3.根据权利要求1或2所述的存储器单元，其特征在于，该存储点(CMP，C1，R1)的放电时间和该二进制数据(Fp)的保持时间(Tp)为大约几毫秒到几百秒。

4.根据权利要求1至3中任一项所述的存储器单元，其特征在于，该感测放大器电路(SACT)包含具有形成该感测放大器电路输入端(IN1)的控制终端(G)和形成该感测放大器电路(SACT)开关阈值的阈值电压(Vtn)的开关晶体管。

5.根据权利要求4所述的存储器单元，其特征在于，该开关晶体管为具有较低阈值电压(Vtn)的原生MOS晶体管。

6.根据权利要求4和5中任一项所述的存储器单元，其特征在于，该感测放大器电路(SACT)包含：包含开关晶体管(T3)的倒相器输入级，以及输入端连接到该倒相级的节点(N1)的倒相器输出级(IG1)。

7.根据权利要求1至6中任一项所述的存储器单元，其特征在于，该感测放大器电路(SACT)包含开关(T4，IG2)，该开关由擦除信号(RESET)驱动，且被设置为当擦除信号(RESET)具有有效值时，向该感测放大器电路的节点(N1)施加电压(Vcc)，从而使得二进制数据(Fp)被迫转为擦除值。

8.根据权利要求1至6中任一项所述的存储器单元，其特征在于，用于触发存储点(CMP)放电的开关(T1)由来自感测放大器电路(SA)的反馈信号(RESET′)驱动。

9.根据权利要求1至8中任一项所述的存储器单元，其特征在于，该存储点(CMP)包含与电阻(R1)并联的电容(C1)。

10.根据权利要求9所述的存储器单元，其特征在于，该存储点的电阻(R1)为MOS晶体管(T1)的寄生电阻。

11.根据权利要求9和10中任一项所述的存储器单元，其特征在于，该存储点的电阻(R1)为形成所述的用于引发该存储点放电的开关的MOS晶体管(T1)的寄生电阻。

12.根据权利要求9至11中任一项所述的存储器单元，其特征在于，该存储点的电容(C1)为MOS晶体管(T3)的栅杂散电容。

13.根据权利要求9至12中任一项所述的存储器单元，其特征在于，该存储点的电容为在其栅极接收持久电压(Vp)的感测放大器电路(SA)的MOS晶体管(T3)的栅杂散电容。

14.一种集成电路，其特征在于，包含至少一个根据权利要求1至13中任一项所述的存储器单元。

15.无接点集成电路(IC，IC1-ICn)，当该集成电路位于激活场(E)中时，由天线电路(ACT，W1，W2)提供的交变信号(S1，S2)所产生的持续电压(Vcc)向该集成电路供电，其特征在于，其包含至少一个根据权利要求1至13中任一项所述的存储器单元(PVCELL)，用于在即使该持续电压(Vcc)消失时仍在保持时间(Fp)内储存标签(Fp)。

16.根据权利要求15所述的无接点集成电路，其特征在于，包含控制单元(CTU)，其用于在盘存程序过程中该集成电路被识别后在该存储器单元(PVCELL)中写入该标签，以及用于在该标签只要被写入该存储器单元之后就不再对清单盘存指令(INVENTORY)作出响应。