[发明专利]保留的易失性存储器单元

说明书

技术领域

本发明涉及一种持久的易失性存储器单元，用于在独立于存储器单元供电电压的保持期间存储二进制数据。

背景技术

电子电路通常包含两类存储器单元：易失性存储器单元，用于制造RAM(随机存取存储器)型存储器的寄存器或存储器阵列，以及非易失性存储器单元，用于制造ROM(只读存储器)、EPROM(电可编程只读存储器)EEPROM(电可擦除可编程只读存储器)、闪存等类型存储器的寄存器或存储器阵列。

当存储器单元的供电电压消失时，存储在易失性存储器单元中的数据就会不可挽回地丢失。相反，存储在非易失性存储器单元中的数据独立于存储器单元所植入的电路的供电电压而几乎无限期地保存。

图1A表示了易失性存储器单元VCELL的一个实施例。该存储器单元包含设置在闭合环路中的两个反向门I1和I2，允许等于1或0的数字DTv存储到单元中的写入开关SW和擦除开关SE。只要反向门接收到电压Vcc，数据DTv就会被存储器单元存储，而当电压Vcc消失时则就擦除。

图1B表示了非易失性存储器单元NVCELL的一个实施例。该单元包含浮动栅极晶体管(floating gate transistor)FGT和由电压Vcc提供电能的读取电路RDCT。该存储器单元通过向晶体管的浮动栅极注入电荷而被写入，通过从浮动栅极提取电荷而被擦除。晶体管FGT依赖于浮动栅极收集到的电荷量的导电或非导电状态，由读取电路检测，该读取电路的输出端提供数据DTnv。如果供电电压Vcc消失，该数据再也不能被读取，但是该存储器单元的状态保持不变。因此当供电电压再出现时，该数据DTnv就会被再次读取。

发明内容

本发明涉及在图2中示意性表示的存储器单元PVCELL，该存储器单元并不属于以上任何类别。该存储器单元PVCELL由电压Vcc供电，存储数据Fp，该数据Fp的数值可通过写入信号SET和擦除信号RESET来控制。该存储器单元具有如下特征：

当数据被写入时，其会在被称为“保持时间”的时段Tp的结尾自动擦除，该时段独立于电压Vcc和擦除信号Vcc，

如果供电电压Vcc消失并且在保持时间Tp届满之前重新出现，当电压Vcc重新出现时，数据Fp一定具有与其在电压Vcc消失之前所具有的数值相同的数值。

该存储器单元因此被称为“持久的”和“易失的”，一方面是因为其具有不等于零的保持时间，在此期间，即使电压Vcc消失其也不丢失所容纳的数据，另一方面是因为，当保持时间届满时，其所容纳的数据就会消失。

该存储器单元可以有多种应用，特别是用于执行一种程序，该程序需要电子电路存储在程序控制中起作用的数据，并且在完成该程序所必须的时间内保持该数据，包括如果其供电电压在执行该程序期间消失和重新出现。

在这些应用中，需要的保持时间很短，根据程序规范、而且实质上与执行程序的时间相应，大约为几毫秒到几百秒。

因此，本发明的目的在于，提供一种持久的易失性存储器单元结构，其具有较短的但独立于供电电压的保持时间。

本发明更具体的目的在于，提供一种持久的易失性存储器单元结构，其结构简单且整体尺寸较小，而且，其可以被整合到较小的集成电路中，特别是植入到表面积不足一平方毫米的半导体芯片上的集成电路。

这些目的通过提供一种持久的易失性存储器单元而实现，该存储器单元用于在独立于存储器单元供电电压的保持时间期间存储二进制数据，包含：提供持久电压且包含用于产生放电时间的漏电阻的电容性存储点(capacitive memory point)，用于在写入信号具有有效值(active value)时触发存储点充电的开关，用于在擦除信号具有有效值时触发存储点放电的开关，以及感测放大器电路，该感测放大器电路包含接收持久电压并根据持久电压值设置二进制数据值的输入端。

根据一个实施例，该感测放大器电路具有开关阈值，该二进制数据在持久电压高于开关阈值时具有写入值，在持久电压低于开关阈值时具有擦除值，并且该存储点的放电时间限定了二该进制数据与开关阈值相关的保持时间。

根据一个实施例，该存储点的放电时间及二进制数据的保持时间大约为几毫秒到几百秒。

根据一个实施例，该感测放大器电路包含开关晶体管，该开关晶体管具有形成该感测放大器电路输入端的控制终端，并具有形成该感测放大器电路的开关阈值的阈值电压。

根据一个实施例，该开关晶体管为具有较低阈值电压的原生(native)金属氧化物半导体(MOS)晶体管。