[发明专利]具有稳健数据读出的存储器以及读出数据的方法

说明书

技术领域

本发明一般地涉及存储器，尤其涉及存储器的读出放大器。

背景技术

集成电路存储器组织成一个或多个阵列，每个包括行和列的矩阵，存储单元位于行和列的每个交叉点处。当在读出周期期间存取时，存储器解码地址以使能(enable)一个行线。位于被使能的行线上的存储单元将它们的内容提供到位线上，或者更常见地，到差分位线对上。使用列解码选择位线对的子集以耦连到一个或多个差分数据线对。耦连到每个数据线对的读出放大器检测差分信号的逻辑状态并且放大它。放大的信号然后可以提供到存储器的输出端子，或者进一步解码可能发生。

解码发生的速度与读出时间一起确定存储器的总体速度。为了帮助提高存储器的速度，可以减少读出时间。近年来，差分读出技术通常已经用来增加高速存储器的速度。

同时，读出放大器必须正确地读出所选存储单元的状态。但是，差分数据线的读出放大器也可能容易受称作读出线干扰的问题的影响。当差分读出放大器预先充电到电源电压，这使得读出放大器不能够分辨逻辑状态长达延长的一段时间时，读出线干扰发生。在最坏的情况下，也可能不正确地识别逻辑状态。对于制造工艺窗口中的大多数点，读出放大器可能能够恢复。但是，读出放大器可能最终无法分辨存储单元的正确逻辑状态。结果是许多集成电路将不得不废弃，虽然它们已经在正常制造差异内处理。

而且，存储密度已经随着时间增长，通常遵循“摩尔定律”。虽然最终可能存在对存储密度的绝对物理限制，但还没有遇到。因此，读出放大方案能够适应更高的密度而无需重新设计将是期望的。

因此，需要的是一种具有快速读出时间、对读出线干扰免疫性，并且可以容易地缩放到更高密度的存储器。根据本发明的存储器提供这种益处，并且这些和其他特征和优点将考虑到结合详细描述进行的附图而变得更清楚。

附图说明

可以更好地理解本公开内容，并且它的许多特征和优点通过参考附随附图变得对本领域技术人员显然，其中相同的参考数字指示类似或完全相同的项目。

图1以部分框图和部分逻辑图形式说明根据本发明的存储器；

图2以部分逻辑图和部分示意图形式说明图1的存储器的一部分；

图3以部分逻辑图和部分示意图形式说明图1的存储器的锁存器；

图4说明在理解图1的存储器的操作时有用的控制信号的时序图；

图5说明显示最坏情况位线干扰条件的图1的存储器的存取周期的时序图；以及

图6以部分框图和部分示意图形式说明根据本发明另一种实施方案的存储器，其说明使用公开的读出放大器技术的存储器的可扩展性。

具体实施方式

在一种形式中，存储器包括第一和第二读出放大器、第一逻辑门、第一三态驱动器以及锁存器。第一读出放大器耦连到第一局部数据线并且具有将指示所选存储单元的状态的信号提供到第一局部数据线上的输出端子。第二读出放大器耦连到第二局部数据线并且具有将指示所选存储单元的状态的信号提供到第二局部数据线上的输出端子。第一逻辑门具有耦连到第一读出放大器的输出端子的第一输入端子，耦连到第二读出放大器的输出端子的第二输入端子，以及输出端子。第一三态驱动器具有耦连到第一逻辑门的输出端子的数据输入端子，用于接收第一选择信号的控制输入端子，以及耦连到全局数据线的输出端子。锁存器具有耦连到全局数据线的输入/输出端子。

这种存储器还可以包括分别预先充电第一和第二局部数据线的第一和第二读出放大器预先充电电路。在一种特殊实施方案中，第一和第二读出放大器预先充电电路分别将第一和第二局部数据线预先充电到逻辑高电平，并且第一逻辑门包括NAND门。锁存器也可以进一步具有用于接收锁存信号的控制输入端子。

在一种特殊实施方案中，第一读出放大器还具有用于接收第一使能信号的使能输入端子，并且第二读出放大器还具有用于接收第二使能信号的使能输入端子。在该实施方案中，存储器还包括在存储器存取周期的第一部分期间激活第一和第二使能信号的一个，以及在存储器存取周期的第一部分之后的存储器存取周期的第二部分期间激活锁存信号的控制电路。在该特殊实施方案中，锁存器还具有用于接收预先充电信号的预先充电输入端子，其中控制电路在存储器存取周期的第一部分之前的存储器存取周期的第三部分期间激活预先充电信号。